| 主权项 |
1.一种以漂浮闸极记忆装置之闸/源极、基底/通道 进行抹除之方法,其中,该漂浮闸极记 忆装置形成于一具有井区之基底,且该些闸/源极 、通道位于该井区内,包括: 提供一第一相对高电压予该漂浮闸极记忆装置之 一源极,同时提供一第一相对低电压予该漂 浮闸极记忆装置之一控制闸极,同时将该井区接地 ; 提供一既定电压予该源极,同时将该控制闸极和该 井区接地;及 提供一第二相对高电压予该井区,同时提供一第二 相对低电压予该控制闸极,同时将该源极 接地。2.如申请专利范围第1项所述之抹除方法,其 中,其中,在该抹除期间系保持将该漂浮闸极 记忆装置所在之基底接地,同时使该漂浮闸极记忆 装置之汲极处于漂浮状态。3.如申请专利范围第1 项所述之抹除方法,其中,该漂浮闸极记忆装置所 在之基底与该闸/ 源极、通道所在之井区,系另形成一隔离用之井区 ,同时在该抹除期间该隔离用之井区系保 持于漂浮状态。4.如申请专利范围第1项所述之抹 除方法,其中,在同时将漂浮闸极记忆装置所在之 一基底 接地时,同时使该漂浮闸极记忆装置之一汲极区处 于漂浮状态。5.如申请专利范围第1项所述之抹除 方法,其中,在提供一第二相对低电压予该控制闸 极时 ,同时使该源极区及该漂浮闸极记忆装置之一汲极 区处于漂浮状态。6.如申请专利范围第1项所述之 抹除方法,其中,提供该源极区之该第一相对高电 压约为 0.5V至一系统电源电压(Vcc)左右。7.如申请专利范 围第1项所述之抹除方法,其中,提供该控制闸极之 第一相对低电压约为-6 --15V左右。8.如申请专利范围第1项所述之抹除方 法,其中,提供该基底之该第二相对高电压约为0.5V 至一系统电源电压(Vcc)左右。9.如申请专利范围第 1项所述之抹除方法,其中,提供该控制闸极之该第 二相对低电压约为 -6--15V左右。10.如申请专利范围第1项所述之抹除 方法,其中,提供该源极之该既定电压约为6-Vcc左右 。11.一种漂浮闸极记忆装置之抹除方法,其中该漂 浮闸极记忆装置形成于一具有第一型半导 体区之第一型基底,且该第一型半导体区与该第一 型基底以一第二型井区隔离,一第一型源 极区及一第一型汲极区则形成于一该第一型半导 体区内,一通道区则自该源极区延伸至该汲 极区,一漂浮闸极,位于该通道区上,及一控制闸极, 位于该漂浮闸极上,其包括下列步骤 : 提供一第一相对高电压脉冲予该源极区,同时提供 一第一相对低电压予该控制闸极,同时使 该第一型半导体区接地; 提供一既定电压脉冲予该源极区,同时将该控制闸 极和该第一型半导体区接地; 提供一第二相对低电压脉冲予该控制闸极,同时提 供一第二相对高电压脉冲予该第一型半导 体区,同时将该源极接地。12.如申请专利范围第11 所述之抹除方法,其中,在同时将漂浮闸极记忆装 置所在之一基底 接地时,同时使该漂浮闸极记忆装置之一汲极区处 于漂浮状态。13.如申请专利范围第11项所述之抹 除方法,其中,在提供一第二相对低电压予该控制 闸极 时,同时使该源极区及该漂浮闸极记忆装置之一汲 极区处于漂浮状态。14.如申请专利范围第11项所 述之抹除方法,其中,提供该源极区之该第一相对 高电压约为 4.3V左右。15.如申请专利范围第11项所述之抹除方 法,其中,提供该控制闸极之第一相对低电压约为 -10V左右。16.如申请专利范围第11项所述之抹除方 法,其中,提供该基底之该第二相对高电压约为5V 左右。17.如申请专利范围第11项所述之抹除方法, 其中,提供该控制闸极之该第二相对低电压约 为-10V左右。18.如申请专利范围第11项所述之抹除 方法,其中,提供该源极之该既定电压约为10V左右 。19.一种漂浮闸极记忆装置之抹除方法,其中该漂 浮闸极记忆装置形成于一第一型基底,一 第二型源极区及一第二型汲极区则形成于该第一 型基底内,一通道区则自该源极区延伸至该 汲极区,一漂浮闸极,位于该通道区上,及一控制闸 极,位于该漂浮闸极上,其包括下列步 骤: 提供一第一相对高电压脉冲予该源极区,同时提供 一第一相对低电压予该控制闸极,同时使 该第一型基底接地; 提供一高于该第一相对高电压脉冲之既定电压脉 冲予该源极区,同时将该控制闸极和该第一 型基底接地; 提供一低于该第一相对低电压之第二相对低电压 脉冲予该控制闸极,同时将该源极、第一型 基底接地。图式简单说明: 第一图a系显示第86112041号专利中之漂浮闸极记忆 单元剖面图。 第一图b系显示一依据第一图a之漂浮闸极记忆单 元所实施之程式化步骤中,提供不同电 压予源极区、汲极区、闸极及基底之波形时序图 。 第一图c系显示一依据第一图a之漂浮闸极记忆单 元所实施之抹除步骤中,提供不同电压 予源极区、汲极区、闸极及基底之波形时序图。 第一图d系显示第一图a之漂浮闸极记忆单元依据 第一图c之第一抹除阶段进行抹除后之 剖面图。 第一图e系显示第一图a之漂浮闸极记忆单元依据 第一图c之第二抹除阶段进行抹除后之 剖面图。 第二图系显示本追加发明之一漂浮闸极记忆单元 。 第三图系显示一依据第二图之漂浮闸极记忆单元 所实施之抹除步骤中,提供不同电压予 源极区、汲极区、闸极、井区及基底之波形时序 图。 第四图系显示一依据第一图之漂浮闸极记忆单元 所实施之抹除步骤中,提供不同电压予 源极区、汲极区、闸极、井区及基底之波形时序 图。 第五图系显示一依据第二图之漂浮闸极记忆单元 实施本发明程式化/抹除步骤时,漂浮 闸极记忆单元容忍度之测试图。 |
