| 发明名称 | 在半导体器件内制作内连线的方法 | ||
| 摘要 | 一种在半导体器件内制作内连线的方法，包含：在一半导体衬底上，邻接着一第一绝缘层提供一导电层，该导电层与第一绝缘层具有共同平面的上表面；在导电层与第一绝缘层的上表面上沉积一蚀刻阻挡层，其与第一绝缘层不同；沉积一第二绝缘层，其与蚀刻阻挡层不同；蚀刻出一介质层通孔，以暴露出蚀刻阻挡层的一部分，被蚀刻的介质层通孔至少局部地形成在导电层上方；去除通孔内的蚀刻阻挡层；以及在通孔内填充一导电材料。 | ||
| 申请公布号 | CN1055788C | 申请公布日期 | 2000.08.23 |
| 申请号 | CN97103043.X | 申请日期 | 1997.03.14 |
| 申请人 | 联华电子股份有限公司 | 发明人 | 孙世伟 |
| 分类号 | H01L21/768;H01L21/28 | 主分类号 | H01L21/768 |
| 代理机构 | 柳沈知识产权律师事务所 | 代理人 | 杨梧 |
| 主权项 | 1.一种在半导体器件内制作内连线的方法，其特征在于，它包括以下步骤：在一半导体衬底上，邻接着一第一绝缘层提供一导电层，该导电层与第一绝缘层具有共同平面的上表面；在导电层与第一绝缘层的上表面上沉积一蚀刻阻挡层，其与第一绝缘层不同；在蚀刻阻挡层上沉积一第二绝缘层，其与蚀刻阻挡层不同；蚀刻出一介质层通孔，以暴露出蚀刻阻挡层的一部分，被蚀刻的介质层通孔至少局部地形成在导电层上方；去除介质层通孔内的蚀刻阻挡层；以及在介质层通孔内填充一导电材料。 | ||
| 地址 | 台湾省新竹科学工业园区 | ||