避免导线金属层受热产生凸丘之制程

摘要

目前在积体电路之多层金属导线制程中，已逐渐采用低介电常数之材料来制作金属层间介电层，以降低元件的寄生电容和RC延迟。此种介电层多系以旋转涂覆方式覆盖在内连导线上，然后施以一加热硬化处理使其更加致密，不过由于其温度通常会高于400℃，往往导致内连导线之金属层因受热而产生凸丘(hillock)。因此，本发明提出一种改良制程，其利用一具压缩应力(compressive)之介电层，作为硬式罩幕而定义下方的内连导线构造，或是覆盖在已定义完成之内连导线构造表面上当作底层，然后再形成所需之金属层间介电层，如此藉由上述具压缩应力之介电层的抑制作用，可防止内连导线之金属层因后续加热硬化处理而产生凸丘。

主权项

1.一种避免导线金属层受热产生凸丘(hillock)之制程,包括下列步骤:依序形成一扩散阻障层、一金属层、和一抗反射层于一基底表面上;形成一具压缩应力之介电层于该抗反射层表面上;定义出该介电层的图案,以形成导线构造之罩幕;依序蚀刻该抗反射层、该金属层、和该扩散阻障层未被该介电层图案盖住的部分,以形成复数内连导线构造;以及形成一金属层间介电层(IMD),覆于该具压缩应力之介电层上与该些内连导线构造的间隙中,并施以加热硬化处理,其中藉由该具压缩应力之介电层的抑制作用,避免该内连导线构造之金属层因受热而产生凸丘。2.如申请专利范围第1项所述一种避免导线金属层受热产生凸丘之制程,其中该扩散阻障层系一氮化钛(TiN)层,该金属层系一铝铜合金(AlCu)层,而该抗反射层系另一氮化钛(TiN)层。3.如申请专利范围第1项所述一种避免导线金属层受热产生凸丘之制程,其中该具压缩应力之介电层系一利用电浆加强化学气相沈积(PECVD)程序所形成之氧化矽层层、四乙氧基矽甲烷(TEOS)层、氮氧化矽(SiON)层、或氮化矽(SiN)层。4.如申请专利范围第3项所述一种避免导线金属层受热产生凸丘之制程,其中系藉由调整沈积反应的能量、压力、或反应物流量来控制该介电层的压缩应力。5.如申请专利范围第1项所述一种避免导线金属层受热产生凸丘之制程,其中该金属层间介电层系一旋转涂覆(spin-on)之介电材料层。6.如申请专利范围第1项所述一种避免导线金属层受热产生凸丘之制程,其中对该金属层间介电层所施加热硬化处理的温度系高于400C。7.一种避免导线金属层受热产生凸丘(hillock)之制程,包括下列步骤:依序形成一扩散阻障层、一金属层、和一抗反射层于一基底表面上;利用一光阻层图案当作罩幕,依序蚀刻该抗反射层、该金属层、和该扩散阻障层以形成复数内连导线构造;形成一具压缩应力之介电底层(underlayer),覆于该些内连导线构造和该半导体基底的表面上;以及形成一金属层间介电层(IMD),覆于该具压缩应力之介电底层上,并施以加热硬化处理,其中藉由该具压缩应力之介电底层的抑制作用,避免该内连导线构造之金属层因受热而产生凸丘。8.如申请专利范围第7项所述一种避免导线金属层受热产生凸丘之制程,其中该扩散阻障层系一氮化钛(TiN)层,该金属层系一铝铜合金(AlCu)层,而该抗反射层系另一氮化钛(TiN)层。9.如申请专利范围第7项所述一种避免导线金属层受热产生凸丘之制程,其中该具压缩应力之介电底层系一利用电浆加强化学气相沈积(PECVD)程序所形成之氧化矽层层、四乙氧基矽甲烷(TEOS)层、氮氧化矽(SiON)层、或氮化矽(SiN)层。10.如申请专利范围第9项所述一种避免导线金属层受热产生凸丘之制程,其中系藉由调整沈积反应的能量、压力、或反应物流量来控制该介电底层的压缩应力。11.如申请专利范围第7项所述一种避免导线金属层受热产生凸丘之制程,其中该金属层间介电层系一旋转涂覆(spin-on)之介电材料层。12.如申请专利范围第7项所述一种避免导线金属层受热产生凸丘之制程,其中该金属层间介电层系一沈积之介电材料层。13.如申请专利范围第7项所述一种避免导线金属层受热产生凸丘之制程,其中对该金属层间介电层所施加热硬化处理的温度系高于400C。