| 主权项 |
1.一种半导体元件,其包括有:一块具有一绝缘表面之基板;以及一条于该基板上面形成之导线;其中该导线具有包括一阻障层与一铜质层的一个堆叠结构,该阻障层系由一种能够防止该铜质层内所含之铜原子扩散至该基板内的材料制成,有一个沈淀杂质在该阻障层与该铜质层之间的界面处形成,该铜质层含有和该界面处之沈淀杂质相同的杂质,越是远离该铜质层与该阻障层之间的界面则该铜质层之某一区域虚的杂质浓度越低。2.如申请专利范围第1项之半导体元件,其中该杂质系由下列物质中挑选出至少一种杂质:Cr、Mg、Zr、Sn、Pd、Ag、Ti以及Al。3.一种半导体元件制造方法,其包括有:将一中间层绝缘薄膜沈积在一块其内已形成有一个半导体元件的基板上面之绝缘膜沈积步骤;于该中间层绝缘膜内形成一条导线槽之凹槽成形步骤;将一由能够防止铜原子扩散的材料制成之阻障层沈积在该导线槽的一个内表面与该中间层绝缘膜的一个上表面上之阻障层沈积步骤;将一本质上由含有杂质之铜组成的种晶层沈积在该阻障层上面的种晶层沈积步骤;利用电镀方式将一层由铜组成之导电层沈积在该种晶层上面以填充该导线槽的导电层沈积步骤;藉由加热该基板而将该种晶层内所含杂质沈淀在至少一层介于该种晶层与该阻障层之间的界面上之沈淀步骤;以及除去部分的导电层、种晶层和阻障层,直到该中间层绝缘膜之上表面出现为止的表面磨平步骤。4.如申请专利范围第3项之半导体元件制造方法,其中该磨平步骤系于该沈淀步骤之前进行。5.如申请专利范围第3项之半导体元件制造方法,其中:该方法更包括有在该中间层绝缘膜中形成一个通孔的通孔成形步骤,以在进行该凹槽成形步骤之前穿过该中间层绝缘膜而延伸;于该凹槽成形步骤中,该导线槽之深度系小于该中间层绝缘膜之厚度,且部分与该通孔重叠;于该阻障层沈积步骤与该种晶层沈积步骤中,该阻障层与该种晶层亦被沈积在该通孔的一个内表面上;并且于该导电层沈积步骤中,该导电层被沈积,使其亦能够填充该通孔。6.如申请专利范围第3项之半导体元件制造方法,其中该杂质系由下列物质中挑选出至少一种杂质:Cr、Mg、Zr、Sn、Pd、Ag、Ti以及Al。7.如申请专利范围第3项之半导体元件制造方法,其中该基板于该沈淀步骤中被加热至300℃以上。8.如申请专利范围第3项之半导体元件制造方法,其中在该沈淀步骤中的加热过程系于1 10-3Torr的一个真空压力下进行。9.一种半导体元件制造方法,其包括有:将一中间层绝缘薄膜沈积在一块其内已形成有一个半导体元件的基板上面之绝缘膜沈积步骤;于该中间层绝缘膜内形成一条导线槽之凹槽成形步骤;将一由能够防止铜原子扩散的材料制成之阻障层沈积在该导线槽的一个内表面与该中间层绝缘膜的一个上表面上之阻障层沈积步骤;于该阻障层上面形成包括有一层由其中一种金属及一半导体所组成之杂质层与一层由铜所组成之种晶层的一个堆叠结构之堆叠结构成形步骤;利用电镀方式将一层由铜组成之导电层沈积在该堆叠结构上面以填充该导线槽的导电层沈积步骤;将该杂质层内所含原子扩散至该种晶层内并藉由加热该基板而将该原子沈淀存至少一层介于该种晶层与该阻障层之间的界面上之沈淀步骤;以及除去部分的导电层、堆叠结构和阻障层,直到该中间层绝缘膜之上表面出现为止的表面磨平步骤。10.如申请专利范围第9项之半导体元件制造方法,其中进行了该杂质层之沈积步骤,并于该堆叠结构成形步骤中将该种晶层沈积在该杂质层上面。11.如申请专利范围第9项之半导体元件制造方法,其中该表面磨平步骤系于该沈淀步骤之前进行。12.如申请专利范围第9项之半导体元件制造方法,其中:该方法更包括有在该中间层绝缘膜中形成一个通孔的通孔成形步骤,使其在该凹槽成形步骤之前穿过该中间层绝缘膜而延伸;于该凹槽成形步骤中,该导线槽之深度系小于该中间层绝缘膜之厚度,且部分与该通孔重叠;于该阻障层沈积步骤与该种晶层沈积步骤中,该阻障层与该种晶层亦被沈积在该通孔的一个内表面上;并且于该导电层沈积步骤中,该导电层被沈积,使其亦能够填充该通孔。13.如申请专利范围第9项之半导体元件制造方法,其中该杂质系由下列物质中挑选出至少一种杂质:Cr、Mg、Zr、Sn、Pd、Ag、Ti以及Al。14.如申请专利范围第9项之半导体元件制造方法,其中该基板于该沈淀步骤中被加热至300℃以上。15.如申请专利范围第9项之半导体元件制造方法,其中在该沈淀步骤中的加热过程系于1 10-3Torr的一个真空压力下进行。图式简单说明:第一图A至第一图C与第二图A及第二图B例示了一导线层之横截面,用以说明根据本发明的一个实施例形成铜导线之方法;第三图A及第三图B以图解方式例示了一个含有一阻障层、一种晶层与一导电层之三层结构,分别于热处理前及热处理后的横截面图;第四图A至第四图E例示了一导线层之横截面,用以说明根据本发明的另一个实施例形成铜导线之方法;以及第五图例示了采用本发明前述两个实施例之其中一个半导体元件的一个横截面图。 |
