| 主权项 |
1.一种用于显示器之布线,其含有具双层结构及在相同蚀刻条件下其角度为20-70之锥形边缘之导电层。2.根据申请专利范围第1项用于显示器之布线,其中导电层乃包含具有小于15微欧姆公分之电阻系数之下层,及以衬垫材料制造之上层。3.根据申请专利范围第2项用于显示器之布线,其中下层系以Al或Al合金制造,而上层系以含0.01原子量%至20原子量%的钨,其余为钼及无法避免的杂质之MoW合金制造。4.根据申请专利范围第3项用于显示器之布线,其中导电层系利用湿式蚀刻法蚀刻,其使用具有8-14%HNO3浓度之CH3COOH/HNO3/H3PO4/H2O。5.一种用于显示器布线之制造方法,其包括以下步骤:将下导电层沈积在基板上;于第一个蚀刻条件下,将具有大于下导电层之蚀刻速率70-1000安培/秒之蚀刻速率的上导电层沈积在下导电层之上;及于第一个蚀刻条件下,同时蚀刻上导电层及下导电层。6.根据申请专利范围第5项之制造方法,其中下导电层乃具有小于15微欧姆公分之电阻系数,而上导电层是以衬垫材料制造。7.根据申请专利范围第6项之制造方法,其中下导电层乃含有Al或Al合金,而上导电层乃包括含0.01原子量%至20原子量%钨之MoW合金,其余为钼及无法避免的杂质。8.根据申请专利范围第7项之制造方法,其中上及下导电层乃利用浓度8-14%之CH3COOH/HNO3/H3PO4/H2O蚀刻。9.一种用于显示器之布线,其含具有单层结构及以钼或钼-钨合金制造之导电层。10.根据申请专利范围第9项用于显示器之布线,其另外包含形成在导电层以下之铬层。11.根据申请专利范围第9项用于显示器之布线,其中钼-钨合金系含0.01原子量%至20原子量%的钨,其余为钼及无法避免的杂质。12.一种用于显示器之TFT基板之制造方法,其包括以下步骤:将含有0.01原子量%至20原子量%的钨,其余为钼及无法避免的杂质之MoW合金层沈积于基板上;利用蚀刻剂使MoW合金层图样化,形成闸线、连接至闸线之闸电极、及连接至闸线之闸衬垫;沈积闸绝缘层;形成未经掺杂之非晶矽层及经掺杂之非晶矽层;形成含资料线、源极及汲极电极、及连接至该资料线之资料衬垫之资料图样;利用资料图样当作蚀刻遮蔽以蚀刻经掺杂之非晶矽层;沈积钝化层;使钝化层及闸绝缘层图样化,以曝露闸衬垫、资料衬垫及汲极电极部份;及蚀刻透明导电层,以形成连接至闸衬垫之闸导电层、及连接至汲极电极之像素电极。13.根据申请专利范围第12项之制造方法,其另外包括以下步骤:将Al或Al合金制造之金属层沈积于MoW合金层之下;及利用蚀刻剂以蚀刻金属层及MoW合金层。14.根据申请专利范围第13项之制造方法,其中金属层乃含有铝及过渡金属或小于5%之稀土金属。15.根据申请专利范围第14项之制造方法,其中蚀刻剂为具有8-14%HNO3浓度之CH3COOH/HNO3/H3PO4/H2O。16.根据申请专利范围第15项之制造方法,其中资料图样乃包含一个选自包括Cr、Mo或含钨MoW合金,其余为钼及无法避免的杂质之单层,或具有两个选自包括Cr、Mo或含钨MoW合金,其余为钼及无法避免的杂质之双层结构层。17.根据申请专利范围第16项之制造方法,其中资料图样系含以铬制造之下层,及含0.01原子量%至25原子量%的钨,其余为钼或无法避免的杂质之MoW合金层制造之上层,而资料图样乃利用HNO3/(NH4)2Ce(NO3)6/H2O进行蚀刻。18.根据申请专利范围第17项之制造方法,其中HNO3之浓度为4-10%,而(NH4)2Ce(NO3)6之浓度为10-15%。19.根据申请专利范围第16项之制造方法,其中系利用包含卤化氢及至少一个选自包括CF4.CHF3.CHClF2.CH3F及C2F6之气体以乾蚀刻经掺杂之非晶矽层。20.根据申请专利范围第16项之制造方法,其中资料图样系以Mo或MoW制造,而图样化步骤乃包括以下步骤;于钝化层上形成光阻图样,光阻图样系于对应闸衬垫、资料衬垫及汲极电极之位置处具有开口;在光阻图样与绝缘层及钝化层之选择率于1:1及1:1.5之条件下曝露资料衬垫及汲极电极;及于闸绝缘层及钝化层之蚀刻速率大于15倍之资料图样之蚀刻速率条件下曝露闸衬垫。21.根据申请专利范围第20项之制造方法,其中系在曝露资料衬垫之步骤中使用SF6+HCl或SF6+Cl2,及在曝露闸衬垫之步骤中使用汲极电极及CF4+O2。22.根据申请专利范围第16项之制造方法,其中资料图样是以Mo或MoW制造,而图样化步骤乃包括以下步骤:于钝化层上形成光阻图样,光阻图样乃在对应闸衬垫、资料衬垫及汲极电极之位置处具有开口;曝露资料衬垫及汲极电极;利用CF4及H2或HCl于电浆中反应,以在基板上形成聚合物层;及于闸绝缘层及钝化层之蚀刻速率大于15倍之资料图样之蚀刻速率条件下曝露闸衬垫。23.根据申请专利范围第22项用于显示器之TFT基板之制造方法,其中CF4+O2系使用于曝露闸衬垫之步骤,而一个选自SF6+HCl、SF6+Cl2及CF4+O2系使用在曝露资料衬垫及汲极电极之步骤。24.根据申请专利范围第16项之制造方法,其中资料图样是以Mo或MoW制造,而图样化步骤乃包括以下步骤;于钝化层上形成光阻图样,光阻图样乃在对应闸衬垫、资料衬垫及汲极电极之位置处具有开口;利用光阻图样当作蚀刻遮蔽及利用CF4+O2使曝露资料衬垫、汲极电极及闸衬垫。25.根据申请专利范围第24项之制造方法,其中O2与CF4之比小于4:10。26.一种用于显示器之TFT基板之制造方法,其包括以下步骤:将含0.01原子量%至30原子量%的钨,其余为钼及无法避免的杂质之MoW合金层沈积于基板上;利用蚀刻剂及利用第一遮蔽使MoW合金层图样化,形成闸线、连接至闸线之闸电极、及连接至闸线之闸衬垫;依序将闸绝缘层、未经掺杂之非晶矽层、经掺杂之非晶矽层、及金属层沈积于基板上;利用第二遮蔽依序蚀刻金属层、经掺杂之非晶矽层及未经掺杂之非晶矽层;利用第三遮蔽于金属层上形成具有开口之像素电极;利用像素电极当作遮蔽,使用蚀刻金属层及经掺杂之非晶矽层形成资料线、源极及汲极电极、及接触层;沈积钝化层;及利用第四遮蔽以蚀刻钝化层及闸衬垫上之闸绝缘层。27.根据申请专利范围第26项之制造方法,其另外包括以下步骤:将Al或Al合金制造之金属层沈积在MoW合金层之下;及利用蚀刻剂蚀刻金属层及MoW合金层。28.根据申请专利范围第27项之制造方法,其中金属层乃含有铝及过渡金属或小于5%的稀土金属。29.根据申请专利范围第28项之制造方法,其中蚀刻剂为具有8-14%HNO3浓度之CH3COOH/HNO3/H3PO4/H2O。30.根据申请专利范围第29项之制造方法,其中资料图样乃含有一个选自包括Cr、Mo、或含钨MoW合金,其余为钼及无法避免的杂质之单层,或具有两个选自包括Cr、Mo或含钨MoW合金,其余为钼及无法避免的杂质之双层结构层。31.根据申请专利范围第30项之制造方法,其中资料图样系含有以铬制造之下层,及含有以0.01原子量%至25原子量%的钨,其余为钼及无法避免的杂质之MoW合金层制造之上层,而资料图样系利用HNO3/(NH4)2Ce(NO3)6/H2O进行蚀刻。32.根据申请专利范围第31项之制造方法,其中HNO3之浓度为4-10%,而(NH4)2Ce(NO3)6之浓度为10-15%。33.根据申请专利范围第30项之制造方法,其中系利用含有卤化氢及至少一个选自包括CF4.CHF3.CHClF2.CH3F及C2F6之气体以乾蚀刻经掺杂之非晶矽层。34.一种用于显示器之薄膜电晶体基板,其包含:一透明之绝缘基板;形成于透明基板上其含闸线、闸电极及闸衬垫之闸门图样,其系以含0.01原子量%至20原子量%的钨,其余为无法避免的杂质之MoW合金层制造;覆盖闸门图样之闸绝缘层;于闸绝缘层上之非晶矽层;形成于非晶矽层上其含资料线、资料衬垫及源极及汲极电极之资料图样;连接至汲极电极之像素电极。35.根据申请专利范围第34项之薄膜电晶体基板,其另外含有在MoW合金层之下以Al或Al合金制造之导电层。36.根据申请专利范围第35项之薄膜电晶体基板,其中导电层乃含有铝及过渡金属或小于5%之稀土金属。37.根据申请专利范围第36项之薄膜电晶体基板,其中资料图样乃含有一个选自包括Cr、Mo或含钨MoW合金,其余为钼及无法避免的杂质之单层,或具有两个选自包括Cr、Mo或含钨MoW合金,其余为钼及无法避免的杂质之双层结构层。38.根据申请专利范围第37项之薄膜电晶体基板,其中资料图样乃含Mo或MoW合金之单层,基板之尺寸系大于370*470毫米2。39.根据申请专利范围第38项之薄膜电晶体基板,其中资料图样之厚度系在0.3-2.0微米之范围内。40.根据申请专利范围第38项之薄膜电晶体基板,其中资料线之宽度系在3.0-10.0微米之范围内。41.一种用于乾蚀刻非晶矽层之气体,其包含卤化氢及至少一个选自包括CF4.CHF3.CHClF2、CH3F及C2F6。42.一种显示器之制造方法,其包括以下步骤:于基板上形成经掺杂之非晶矽层;形成利用Mo或MoW合金制造之第一及第二电极;利用含卤化氢及至少一个选自包括CF4.CHF3.CHClF2.CH3F及C2F6之气体乾蚀刻经掺杂之非晶矽层,及利用第一及第二电极以当作蚀刻遮蔽。图式简单说明:第一图-第三图乃示出根据本发明具体实施例之MoW层特征图。第四图为根据本发明具体实施例之MoW层截面图。第五图-第八图为根据本发明具体实施例其以MoW层及铝合金层制造之双层布线之截面图。第九图A及第九图B为根据本发明具体实施例之TFT基板之配置图。第十图为沿第九图A中之线段X-X'取下之截面图。第十一图A-第十一图D为截面图,其示出根据本发明具体实施例示于第十图中之TFT基板之制法。第十二图A-第十七图C为截面图,其示出根据本发明具体实施例于TFT基板上形成接触孔之方法。第十八图为根据本发明第二个具体实施例之TFT基板之配置图。第十九图为沿第十八图中之线段XVIII-XVIII'取下之截面图。第二十图A-第二十图C为截面图,其示出根据本发明第二个具体实施例示于第十九图中之TFT基板之制法。第二十一图系示出根据本发明第一个实验中MoW之沈积压力及应力之关系图。第二十二图系示出根据本发明第二个实验中MoW层及蚀刻速率图。第二十三图为根据本发明第三个实验以MoW层及铬层制造之双层截面图。第二十四图为根据本发明第四个实验以MoW层及铬层制造之双层截面图。第二十五图为根据本发明第五个实验乾式蚀刻气体所用之MoW层之蚀刻速率图。第二十六图为截面图,其示出根据本发明第六个实验之TFT之制法。第二十七图乃示出根据本发明第六个实验之TFT特征图。第二十八图乃示出根据本发明第一个具体实施例于制造方法之第七个实验中,其乾式蚀刻气体所用之MoW之蚀刻速率图。第二十九图乃示出根据本发明第七个实验之TFT特征图。 |
