| 主权项 |
1.一种积体电路复晶矽结构的制造方法,系包含下列步骤:在半导体晶圆上(Semiconductor Wafer)形成『第一介电层』(First Dielectric)和『第二介电层』(Second Dielectric),并平坦化所述『第二介电层』;利用微影技术与蚀刻技术蚀去所述『第一介电层』和『第二介电层』以形成洞孔(Hole);形成一层『第一复晶矽层』(First Polysilicon),所述『第一复晶矽层』填满所述『洞孔』;利用微影技术在所述『洞孔』上方形成第二光阻图案(Second Photoresist Pattern);利用蚀刻技术垂直单向性的(Anisotropical)蚀去所述『第二光阻图案』覆盖区域以外的所述『第一复晶矽层』至一适当深度(To A Certain Depth),在所述『第二介电层』表而仍留有一部份厚度的所述『第一复晶矽层』;利用氧气电浆(Oxygen Plasma)侧向的(Lateral)蚀去一部份的所述『第二光阻图案』;利用蚀刻技术『垂直单向性的』的蚀去一部份的所述所述『第一复晶矽层』,然后去除所述『第二光阻图案』以形成『十字型复晶矽』(CrossPolysilicon),所述『垂直单向性的蚀刻』将所述『第二介电层』表面之所述『第一复晶矽层』蚀刻乾净;形成一层『第三介电层』(Third Dielectric);利用蚀刻技术对所述『第三介电层』进行回蚀刻(Etchback),所述『回蚀刻』终止于所述『第二介电层』和所述『十字型复晶矽』之上表面(Upper Surface)以在所述『十字型复晶矽』侧面形成『第三介电层侧壁子』(Third DielectricSpacer);形成一层『第二复晶矽层』(Second Polysilicon);利用蚀刻技术对所述『第二复晶矽层』进行『回蚀刻』,所述『回蚀刻』终止于所述『第二介电层』、所述『第三介电层侧壁子』和所述『十字型复晶矽』之上表面(Upper Surface),以在所述『第三介电层侧壁子』的侧面形成第二复晶矽侧壁子Second PolysiliconSpacer);去除所述『第二介电层』和所述『第三介电层侧壁子』,剩余之所述『十字型复晶矽』和『第二复晶矽侧壁子』呈『同轴壳型』(Coaxial ShellShape)。2.如申请专利范围第1项所述之制造方法,其中所述『半导体晶圆』含有电性元件/电子元件(Electrical/Electronic Devices)。3.如申请专利范围第1项所述之制造方法,其中所述『第一介电层』是由氮化矽(SiliconNitride)组成。4.如申请专利范围第1项所述之制造方法,其中所述『第二介电层』是由二氧化矽(SiliconDioxide)组成。5.如申请专利范围第1项所述之制造方法,其中所述『第三介电层』是由二氧化矽(SiliconDioxide)组成。6.如申请专利范围第1项所述之制造方法,其中所述『第一复晶矽层』是由低压化学气相沉积法形成。7.如申请专利范围第1项所述之制造方法,其中所述『第二复晶矽层』是由低压化学气相沉积法形成。8.如申请专利范围第1项所述之制造方法,其中所述之去除所述『第三介电层侧壁子』,是利用氢氟酸溶液。9.如申请专利范围第1项所述之制造方法,其中所述『回蚀刻』是指磁场增强式活性离子式电浆蚀刻技术(Magnetic Enhanced Reactive Ion Etching;MERIE)或电子回旋共振电浆蚀刻技术(Electron Cyciotron Resonance;ECR)或传统的活作离子式电浆蚀刻技术(ReactiveIon Etching;RIE)等电浆蚀刻技术。10.一种堆叠式动态随机存取记忆体(Stack DRAM)的制造方法,系包含下列步骤:在矽半导体晶圆上(Silicon Semiconductor Wafer)形成『金氧半场效电晶体』(MOSFET);形成『第一介电层』(First Dielectric)和『第二介电层』(Second Dielectric),并平坦化所述『第二介电层』;利用微影技术与蚀刻技术蚀去所述『第一介电层』和『第二介电层』以形成源极接触窗(Node Contact Hole);形成一层『第一复晶矽层』(First Polysilicon),所述『第一复晶矽层』填满所述『源极接触窗』;利用微影技术在所述『源极接触窗』上方形成第二光阻图案(Second Photoresist Pattern);利用蚀刻技术垂直单向性的(Anisotropical)蚀去所述『第二光阻图案』覆盖区域以外的所述『第一复晶矽层』至一适当深度(To A Certain Depth),在所述『第二介电层』表面仍留有一部份厚度的所述『第一复晶矽层』;利用氧气电浆(Oxygen Plasma)侧向的(Lateral)蚀去一部份的所述『第二光阻图案』;利用蚀刻技术『垂直单向性的』的蚀去一部份的所述所述『第一复晶矽层』,然后去除所述『第二光阻图案』以形成『十字型复晶矽』(CrossPolysilicon),所述『垂直单向性的蚀刻』将所述『第二介电层』表面之所述『第一复晶矽层』蚀刻乾净;形成一层『第三介电层』(Third Dielectric);利用蚀刻技术对所述『第三介电层』进行回蚀刻(Etchback),所述『回蚀刻』终止于所述『第二介电层』和所述『十字型复晶矽』之上表面(Upper Surface),以在所述『十字型复晶矽』侧面形成『第三介电层侧壁子』(ThirdDielectric Spacer);形成一层『第二复晶矽层』(Second Polysilicon);利用蚀刻技术对所述『第二复晶矽层』进行『回蚀刻』,所述『回蚀刻』终止于所述『第二介电层』、所述『第三介电层侧壁子』和所述『十字型复晶矽』之上表面(Upper Surface),以在所述『第三介电层侧壁子』的侧面形成第二复晶矽侧壁子Second PolysiliconSpacer);去除所述『第二介电层』和所述『第三介电层侧壁子』,剩余之所述『十字型复晶矽』和『第二复晶矽侧壁子』构成了电容器的电荷储存电极(Storage Node);形成一层电容器介电层(Capacitor Dielectric)和『搀杂的第三复晶矽层』(Third DopedPolysilicon);利用微影技术和蚀刻技术蚀去所述『电容器介电层』和『搀杂的第三复晶矽层』,以形成电容器的上层电极(Top Plate)。11.如申请专利范围第10项所述之制造方法,其中所述『金氧半场效电晶体』含有含有闸氧化层(Gate Oxide)、闸极(Gate Electrode)、二氧化矽侧壁子(Silicon Dioxide Spacer)、源极/汲极(Source/Drain)。12.如申请专利范围第10项所述之制造方法,其,中所述『第一介电层』是由氮化矽(Silicon Nitride)组成,其厚度介于800埃到1500埃之间。13.如申请专利范围第10项所述之制造方法,其中所述『第二介电层』是由二氧化矽(Silicon Dioxide)组成,其厚度介于3000埃到8000埃之间。14.如申请专利范围第10项所述之制造方法,其中所述『第三介电层』是由二氧化矽(Silicon Dioxide)组成,其厚度介于800埃到2500埃之间。15.如申请专利范围第10项所述之制造方法,其中所述『第一复晶矽层』是由低压化学气相沉积法形成,其厚度介于4000埃到8000埃之间。16.如申请专利范围第10项所述之制造方法,其中所述『第二复晶矽层』是由低压化学气相沉积法形成,其厚度介于600埃到2500埃之间。17.如申请专利范围第10项所述之制造方法,其中所述『第三复晶矽层』是由低压化学气相沉积法形成,其厚度介于1000埃到2500埃之间。18.如申请专利范围第10项所述之制造方法,其中所述之去除所述『第三介电层侧壁子』,是利用氢氟酸溶液。19.如申请专利范围第10项所述之制造方法,其中所述『电容器介电层』是由氧化氮化矽(Oxynitride)、氮化矽和二氧化矽所组成,或由Ta2O5所组成。20.如申请专利范围第10项所述之制造方法,其中所述『第三介电层』也可以是由氮化矽(Silicon Nitride)所组成以形成『第三介电层侧壁子』(Third Dielectric Spacer),并利用热磷酸溶液去除所述『第三介电层侧壁子』。21.如申请专利范围第10项所述之制造方法,其中所述『回蚀刻』是指磁场增强式活性离/式电浆蚀刻技术(Magnetic Enhanced Reactive Ion Etching;MERIE)或电子回旋共振电浆蚀刻技术(Electron Cyclotron Resonane;ECR)或传统的活性离子式电浆蚀刻技术(Reactive Ion Etching;RIE)等电浆蚀刻技术。图式简单说明:第一图到第十七图是本发明之实施例(Embodiment)的制程剖面示意图(Process CrossSection)。第一图是在矽半导体晶圆上形成『金氧半场效电晶体』后的制程剖面示意图;第二图是沉积『第一介电层』后的制程剖面示意图;第三图是沉积『第二介电层』,并平坦化所述『第二介电层』后的制程剖面示意图;第四图是利用微影技术形成第一光阻图案(FirstPhotoresist Pattern)后的制程剖面示意图;第五图是利用电浆蚀刻技术蚀去所述『第二介电层』以形成『源极接触窗』后的制程剖面示意图;第六图是去除所述『第一光阻图案』后的制程剖面示意图;第七图是沈积一层『搀杂的第一复晶矽层』后的制程剖面示意图,所述『搀杂的第一复晶矽层』填满所述『源极接触窗』;第八图是利用微影技术在所述『源极接触窗』上方形成第二光阻图案(SecondPhotoresist Pattern)后的制程剖面示意图;第九图是利用电浆蚀刻技术垂直单向性的(Anisotropically)蚀去所述『第二光阻图案』覆盖区域以外的所述『搀杂的第一复晶矽层』至一适当深度(To A Certain Depth)后的制程剖面示意图;第十图是利用氧气电浆(Oxygen Plasma)侧向的(Lateral)蚀去一部份的所述『第二光阻图案』后的制程剖面示意图;第十一图是利用电浆蚀刻技术『垂直单向性的』的蚀去一部份的所述所述『搀杂的第一复晶矽层』后的制程剖面示意图,所述『垂直单向性的蚀刻』将所述『第二介电层』表面之所述『搀杂的第一复晶矽层』蚀刻乾净;第十二图是去除所述『第二光阻图案』后的制程剖面示意图;第十三图是沈积一层『第三介电层』(ThirdDielectric)后的制程剖面示意图;第十四图是利用电浆蚀刻技术对所述『第三介电层』进行单向性的回蚀刻(Anisotropical Etchback)后的制程剖面示意图,所述『单向性的回蚀刻』终止于所述『第二介电层』和所述『搀杂的第一复晶矽层』之上表面(Upper Surface),以在所述『十字型复晶矽』侧面形成『第三介电层侧壁子』(ThirdDielectric Spacer);第十五图是沈积一层『搀杂的第二复晶矽层』(Second Doped Polysilicon)后的剖面示意图;第十六图是利用电浆蚀刻技术对所述『搀杂的第二复晶矽层』进行『单向性的回蚀刻』后的制程剖面示意图,所述『单向性的回蚀刻』终止于所述『第二介电层』、所述『第三介电层侧壁子』和所述『十字型复晶矽』之上表面(Upper Surface),以在所述『第三介电层侧壁子』的侧面形成第二复晶矽侧壁子(SecondPolysilicon Spacer);第十七图是去除所述『第三介电层侧壁子』后的制程剖面示意图。 |
