发明名称 Phase locked loop
摘要
申请公布号 EP0915568(A3) 申请公布日期 2000.07.19
申请号 EP19980120641 申请日期 1998.11.03
申请人 CSELT 发明人 BURZIO, MARCO
分类号 H03K5/26;H03K3/027;H03K3/03;H03L7/093;H03L7/099;H03L7/10;H04L7/033;(IPC1-7):H03L7/099 主分类号 H03K5/26
代理机构 代理人
主权项
地址