| 主权项 |
1.一种半导体记忆体装置,包括:供应一电源电压至该记忆体装置之装置;具有铁电元件之装置,以储存资料;侦测该电源电压之装置,其产生代表记忆装置之供电态之一电源态侦测信号;回应于一外部晶片致能信号而将该记忆体装置致能之装置,以产生将复数内部电路致能之一内部晶片致能信号;以及回应于该电源态侦测信号而藉由控制该内部晶片致能信号产生装置来保护记忆体存取之装置,以保护所储存之资料免于受损。2.如申请专利范围第1项之记忆体装置,其中当该电源态侦测信号系代表该记忆体装置之不正常电源态以及该外部晶片致能信号系去激活态时,该内部晶片致能产生装置将该内部晶片致能信号去激活,不管该外部晶片致能信号为何。3.如申请专利范围第1项之记忆体装置,其中当该电源态侦测信号系代表该记忆体装置之不正常电源态以及该外部晶片致能信号系激活态时,该内部晶片致能产生装置于一既定时间内将该内部晶片致能信号维持在激活态。4.一种半导体记忆体装置,包括:供应一电源电压至该记忆体装置之装置;具有铁电元件之装置,以储存资料;侦测该电源电压之装置,其产生代表记忆装置之断电态之一电源态侦测信号;回应于一外部晶片致能信号而将该记忆体装置致能之装置,以产生将复数内部电路致能之一内部晶片致能信号;以及回应于该电源态侦测信号与该外部晶片致能信号,将该内部晶片致能信号,将该内部晶片致能信号去激活以使得该内部电路失能。5.如申请专利范围第4项之记忆体装置,其中当该电源态侦测信号代表该记忆体装置之断电态以及该外部晶片致能信号系去激活态时,该内部晶片致能产生装置将该内部晶片致能信号去激活,不管该外部晶片致能信号为何。6.如申请专利范围第4项之记忆体装置,其中即使该电源态侦测信号代表该记忆体装置之断电态以及该外部晶片致能信号系激活态时,该内部晶片致能产生装置于一既定时间内将该内部晶片致能信号维持在激活态。7.如申请专利范围第4项之记忆体装置,更包括回应于该内部晶片致能信号而产生一资料感应致能信号之装置,以及回应于该资料感应致能信号而将所储存之资料放大与感应之装置。8.如申请专利范围第4项之记忆体装置,其中当该内部晶片致能信号变成去激活时,该资料感应致能信号产生装置将该资料感应致能信号去激活。9.一种半导体记忆体装置,包括:供应一电源电压至该记忆体装置之装置;具有一铁电电容之装置,以将资料储存于该铁电电容中;将电源电压与一既定临界电压相比较,当该电源电压低于该既定临界电压时,产生第一与第二电源侦测信号,该第一与第二电源侦测信号皆代表该半导体记忆体装置之供电与断电态,当该电源电压低于该既定临界电压时,该第一电源侦测信号系低电位,而该第二电源电压尾随着该电源电压;产生第一与第二内部晶片致能信号之装置,各信号同步于一外部输入之晶片致能信号;回应于该第一与第二内部晶片致能信号与该第一电源侦测信号而产生一资料感应致能信号之装置;以及回应于该资料感应致能信号而将该储存资料感应与放大之装置;其中该内部致能信号产生装置回应于该第一与第二电源侦测信号与该外部晶片致能信号而将该第一与第二内部晶片致能信号激活化/去激活化。10.如申请专利范围第9项之记忆体装置,更包括回应于该第一内部晶片致能信号而操作之复数内部电路,其中当该第一电源侦测信号变为低电位以及该外部晶片致能信号为去激活化时,该内部晶片致能信号产生装置将该第一内部晶片致能信号去激活化,不管该外部晶片致能信号。11.如申请专利范围第9项之记忆体装置,更包括回应于该第一内部晶片致能信号而操作之复数内部电路,其中当该第一电源侦测信号变为激活化以及该外部晶片致能信号为激活化时,该内部晶片致能信号产生装置在该低电源侦测信号变为激活化之一既定时间后,维持该第一内部晶片致能信号。12.如申请专利范围第9项之记忆体装置,其中在供电态时,该第一内部晶片致能信号之激活与去激活时间系由该外部晶片致能信号所控制。13.如申请专利范围第9项之记忆体装置,其中在断电态时,该第一内部晶片致能信号之激活时间系由该外部晶片致能信号所控制,而该第一内部晶片致能信号之去激活时间系由该第一电源侦测信号所控制。14.如申请专利范围第9项之记忆体装置,其中该内部晶片致能信号产生装置包括:产生该第二内部晶片致能信号之装置,该第二内部晶片致能信号之相位系相反于该外部晶片致能信号;回应于该第二内部晶片致能信号而产生控制该第一内部晶片致能信号之激活时间之一第一时序控制信号之装置;以及回应于该第一与第二电源侦测信号、该资料感应信号以及该第一内部晶片致能信号而产生控制该第一内部晶片致能信号之去激活时间之一第二时序控制信号之装置;以及回应于该第一与第二时序控制信号与该第二电源侦测信号而产生该第一内部晶片致能信号之装置。15.如申请专利范围第14项之记忆体装置,其中产生该第一时序控制信号之装置包括一时序产生器,其接收该第二内部晶片致能信号而产生一短脉冲来当成该第一时序控制信号。16.如申请专利范围第14项之记忆体装置,其中产生该第二时序控制信号之装置包括:一第一时序产生器,回应于该资料感应致能信号而产生控制该第一内部晶片致能信号之去激活时间之一第三时序控制信号;一第二时序产生器,回应于该第一与第二电源侦测信号、该第一内部晶片致能信号以及该第三时序控制信号而产生控制该第一内部晶片致能信号之去激活时间之一第四时序控制信号;以及一多工器,回应于该第一电源侦测信号而选择该第三与第四时序控制之一,将所选择之时序控制信号当成该第二时序控制信号。17.如申请专利范围第16项之记忆体装置,其中该第一时序产生器接收该资料感应致能信号而产生一短脉冲来当成该第三时序控制信号。18.如申请专利范围第16项之记忆体装置,其中该第二时序产生器包括一锁相电路。19.如申请专利范围第16项之记忆体装置,其中该多工器系由一及-或-反相金氧半逻辑电路所形成。20.一种保护储存于一铁电随机存取记忆体晶片装置内之资料之方法,包括下列步骤:将该记忆体晶片之一电源电压与一既定临界电压相比;如果该电源电压低于该临界电压,则检查是否该晶片处于一晶片致能态;以及如果该晶片处于该晶片致能态,则使得该晶片进入一晶片失能态。21.如申请专利范围第20项之方法,更包括下列步骤:如果该晶片正处于一正常操作周期,强迫该晶片维持于该致能态,以及接着强迫该晶片完成该现有周期;以及使得该晶片进入其失能态。22.如申请专利范围第21项之方法,更包括下列步骤:如果该电源电压不低于该临界电压,检查是否有晶片致能之需要;如果需要使晶片致能,使得该晶片执行一正常操作;以及如果不需要使晶片致能,强迫该晶片进入其待机模式。第一图系包括一个电晶体与一个电容之习知铁电记忆体单元之电路图;第二图与第三图描绘根据逻辑状态,电容中之铁电材质之极性之磁滞曲线,第二图描绘资料“0"之读取操作,以及第三图描绘资料“1"之读取操作;第四图系习知之铁电记忆资料保护电路之电路图;第五图系本发明之铁电记忆体装置之单元资料保护方法之流程图;第六图系本发明之较佳实施例之铁电记忆体装置之方块图;第七图系第六图所示之资料保护规路与控制电路之信号间之时序关系之时序图;第八图系第六图所示之电源开/关侦测电路之详细电路图;第九图系第六图所示之资料保护电路之详细电路图;第十图系本发明之记忆体装置之时序图,其为装置于待机模式中关机之情形;以及第十一图系本发明之记忆体装置之时序图,其为装置于正常模式中关机之情形。 |
