| 主权项 |
1.一种半导体记忆装置,包括:复数记忆单元(la至In),以储存资料位元:复数位元线组(BL1/BL1B至BLn/BLnB),选择性连接该复数记忆单元,并传播来自该复数记忆单元之资料位元之电位差;复数差动放大器(2a至2n),连接于一第一电源电压线(2b)及一电位位准与该第一电源电压线之间之第二电源电压线(2c)两者之间的差动放大器,并以增加在该复数位元线组上之该电位差强度而启动;一资料线组(IOBT/IOBN);一选择器(23),连接介于复数位元线组之资料线之间并回应选择讯号(1至n)以在一遮蔽功能同时连接该复数位元线组到该资料位元线组;及一预充电路(15),连接到该资料线组,并将该资料线组充电;其特征在于该预充电路包括:第一充电电晶体(Qp21/Qp22),连接于一第三电源电压线(Vdd)及资料线组资料线之间,并回应一预充电控制讯号(P)以形成第一导电型(P)之导电通道,以将资料线充电至该第三电压线之电源电压;及第二充电电晶体(Qn21/Qn22),连接于该第三电源电压线及该资料线并回应预充控制讯号之一互补讯号(PB),以形成相反电导型(N)之第二导电通道,以将资料线充电到比该第一电源电压低之第二充电电晶体之一临界位准(Vthn)之位准(Vdd-Vthn)。2.依申请专利范围第1项所述之半导体记忆装置,其中该第二充电电晶体(Qn21/Qn22)之每个在电流驱动可能输出功率比该第一充电电晶体(Qp21/Qp22)大,以便该等资料线在该遮蔽功能选择性衰变到该特定位准。3.依申请专利范围第1项所述之半导体记忆装置,其中该复数差动放大器(2a至2n)具有第一泄电电晶体(Qn1)分别连接该复数位元线组之第一位元线(BL1至BLn),且该第二泄电电晶体(Qn2)分别连接该复数位元线组之第二位元线(BL1B至BLnB),该第二充电电晶体每个的电流驱动可能输出功率等于或大于选定之该第一泄电电晶体或选定之该第二泄电电晶体同时自所属相关之第一位元线或所属相关之第二位元线泄电电流之电流驱动可能输出功率。4.依申请专利范围第1项所述之半导体记忆装置,其中该第一充电电晶体(Qp21/Qp22)为p通道增强型场效应电晶体,该第二充电电晶体(Qn21/Qn22)为n通道增强型场效应电晶体。5.依申请专利范围第1项所述之半导体记忆装置,其中该复数记忆单元每个均以一开关电晶体(1d)及一储存电容器(1c)系列组合安装。6.依申请专利范围第1项所述之半导体记忆装置,其中尚包括一选择器(13)连接该复数位元组及该资料线组,并回应一选择讯号(1至n)以在一标准读取作业中选择性连接该复数位元线组到该资料位元线组,并且在该遮蔽功能时该选择讯号容许该选择器同时连接该复数位元线组到该资料线组。第一图为一电路图,绘示先前技术半导体同步动态随机存取记忆体装置之配置;第二图为一时间表,绘示先前技术在右区段模式之输入/输出遮蔽功能;第三图为一电路图,绘示根据本发明之半导体同步动态随机存取记忆体装置之配置;第四图为一时间表,绘示半导体同步动态随机存取记忆体装置在右区段模式之输入/输出遮蔽功能。 |
