| 主权项 |
1.一种半导体元件金属内连线之制造方法,该方法包括:提供具有一介电层之一半导体基底;在该介电层上形成一开口,暴露出该半导体基底;形成一阻障层;在该阻障层上方形成一金属插塞;沉积一金属层;在该金属层上方形成一氮化金属层;以及在该氮化金属层上方形成一导电金属层。2.如申请专利范围第1项所述之半导体元件金属内连线制造方法,其中该介电层包括二氧化矽。3.如申请专利范围第1项所述之半导体元件金属内连线制造方法,其中该阻障层包括钛。4.如申请专利范围第1项所述之半导体元件金属内连线制造方法,其中该阻障层包括氮化钛。5.如申请专利范围第1项所述之半导体元件金属内连线制造方法,其中形成该阻障层的方法系利用化学气相沉积法。6.如申请专利范围第1项所述之半导体元件金属内连线之制造方法,其中该金属插塞包括钨。7.如申请专利范围第6项所述之半导体元件金属内连线之制造方法,其中形成该金属插塞的方法系利用化学气相沉积法。8.如申请专利范围第1项所述之半导体元件金属内连线制造方法,其中该金属层包括钛。9.如申请专利范围第8项所述之半导体元件金属内连线制造方法,其中形成该金属层的方法系利用溅镀法。10.如申请专利范围第1项所述之半导体元件金属内连线制造方法,其中该金属层的厚度系为100-200A。11.如申请专利范围第1项所述之半导体元件金属内连线制造方法,其中该氮化金属层包括氮化钛。12.如申请专利范围第11项所述之半导体元件金属内连线制造方法,其中形成该氮化金属的方法系为溅镀法。13.如申请专利范围第1项所述之半导体元件金属内连线制造方法,其中该氮化金属层的厚度系为200-400A。14.如申请专利范围第1项所述之半导体元件金属内连线制造方法,其中该导电金属层包括铝。15.如申请专利范围第14项所述之半导体元件金属内连线制造方法,其中形成该导电金属层的方法系为溅镀法。16.一种半导体元件金属内连线之制造方法,该方法包括:提供具有一介电层之一第一导电金属层;在该介电层上形成一开口,暴露出该第一导电金属层;形成一阻障层;在该阻障层上方形成一金属插塞;形成一金属层;在该金属层上方形成一氮化金属层;以及在该氮化金属层上方形成一第二导电金属层。17.如申请专利范围第1项所述之半导体元件金属内连线制造方法,其中该金属插塞的方法,更包括下列子步骤:形成一金属层;回蚀部分该金属层,以在该开口中形成一金属插塞。18.如申请专利范围第17项所述之半导体元件金属内连线制造方法,其中该金属插塞包括钨。19.如申请专利范围第17项所述之方法,其中形成该金属插塞的方法系利用化学气相沉积法。20.如申请专利范围第17项所述之半导体元件金属内连线制造方法,其中回蚀该金属层的方系利用乾蚀刻法。第一图A至第一图F,其所绘示的为习知一种半导体元件金属内连线制程之剖面示意图;以及第二图A至第二图H,其所绘示的是根据本发明之一较佳实施例,一种半导体元件金属内连线制程之剖面示意图。 |
