发明名称 PROCEDE DE RESEQUENCEMENT DE BLOCS DE DONNEES, DANS UN SYSTEME DE COMMUTATION ASYNCHRONE, BLOCS DE DONNEES, ELEMENT DE COMMUTATION ET MODULE TERMINAL CORRESPONDANTS
摘要 L'invention concerne un procédé de reséquencement de blocs de données, dans un système de commutation asynchrone de blocs de données, la position d'origine d'un bloc de données dans la séquence source étant appelée position séquentielle, ledit système étant susceptible de ne pas respecter l'ordre séquentiel original des blocs de données lors de leur transfert vers un port de sortie, comme dans le cas d'un système de commutation multi-trajet, et comprenant des modules terminaux entrants et sortants interconnectés par au moins un étage de commutation comprenant au moins deux éléments de commutation. Sur chacun des liens internes interconnectant les éléments de commutation entre eux, et sur chacun des liens internes interconnectant les éléments de commutation et les modules terminaux, chacun desdits blocs de données comporte une information de reséquencement (RPI; FRB), permettant de déterminer un seuil temporel de reséquencement tel que la position séquentielle de tous les blocs de données qui seront transférés ultérieurement sur ledit lien n'est pas antérieure audit seuil temporel de reséquencement et tous les blocs de données transmis sur ledit lien jusqu'audit bloc de données et dont la position séquentielle respective est inférieure ou égale à la valeur dudit seuil temporel de reséquencement, peuvent être remis en séquence.
申请公布号 FR2788183(A1) 申请公布日期 2000.07.07
申请号 FR19980016708 申请日期 1998.12.31
申请人 ALCATEL 发明人 HENRION MICHEL
分类号 H04L12/70;H04L12/935;H04L12/939;H04Q11/04;(IPC1-7):H04L12/56 主分类号 H04L12/70
代理机构 代理人
主权项
地址