锁相环电路

摘要

本发明揭示了一种锁相时间短的锁相环(PLL)电路。第一计数器通过对基准信号源的输出进行分频产生一个第一输出信号FR。第二计数器通过对压控振荡器(VCO)电路的输出进行分频产生一个第二输出信号FV。在第二输出信号FV的相位滞后于第一输出信号FR的相位时,控制电路使第一计数器复位。在第二输出信号的相位超前第一输出信号的相位时,控制电路使第二计数器复位。这样,第一和第二计数器执行的计数操作的开始点就得到了同步。

主权项

1.一种锁相环电路，包括：一个产生基准频率信号的基准信号源；一个通过对所述基准信号源输出的所述基准频率信号进行分频产生一个第一输出信号的第一计数器；一个产生一个频率与一个控制电压相应VCO输出信号的压控振荡器(VCO)电路；一个通过对所述VCO输出信号进行分频产生一个第二输出信号的第二计数器；一个在相位上对分别来自所述第一和第二计数器的所述第一和第二输出信号进行比较的相位比较器电路，所述相位比较器电路在所述第二输出信号的相位滞后于所述第一输出信号的相位时产生一个脉冲宽度与相位滞后量相应的第一误差信号，而在所述第二输出信号的相位超前所述第一输出信号的相位时产生一个脉冲宽度与相位超前量相应的第二误差信号；一个由所述相位比较器电路产生的所述第一和第二误差信号驱动的电荷泵电路；一个将所述电荷泵电路的输出变换成所述控制电压加到所述VCO电路上的低通滤波器；以及一个根据所述相位是滞后还是超前分别使所述第一计数器或第二计数器复位的控制电路。