发明名称 半球形矽晶动态随机存取记忆体结构之电容空乏改善方法
摘要 本发明系揭露一种半球形矽晶(HSG)动态随机存取记忆体(DRAM)结构之电容空乏(capacitance depletion)改善方法,其步骤包括:首先,提供一基板,该基板上已制作有具HSG表面之电容器下层电极板;接着,沉积一层磷(P)掺杂氧化层于表面,藉由一加热之回火步骤,使氧化层中的磷扩散至 HSG中;移除该氧化层后,即可沉积电容器介电层及制作电容器上层电极板,而完成具HSG结构之电容器制作,并可解决电容空乏的问题。
申请公布号 TW395030 申请公布日期 2000.06.21
申请号 TW088100215 申请日期 1999.01.08
申请人 台湾积体电路制造股份有限公司 发明人 李豫华;吴振铭
分类号 H01L21/8242 主分类号 H01L21/8242
代理机构 代理人 郑煜腾 台北巿松德路一七一号二楼
主权项 1.一种电容器的制造方法,所述电容器之下层电极的表面系覆盖有一层半球形矽晶(Hemispherical Grain;HSG),其制程步骤包括:(a)提供一已完成前段制程之基板,所述基板的表面已具有一层将作为所述电容器下层电极之磷掺杂复晶矽层(Phosphorus-doped polysilicon);(b)沉积一层半球形矽晶(Hemispherical Grain;HSG)于所述磷掺杂复晶矽层表面;(c)沉积一层磷掺杂氧化层(Phosphorus-doped oxide)于所述HSG层表面;(d)进行加热回火(thermal anneal)步骤;(e)移除所述磷掺杂氧化层;(f)进行回蚀刻,以形成电容器下层电极结构;(g)依序形成电容器介电层及电容器复晶矽上层电极。2.如申请专利范围第1项所述电容器的制造方法,其中所述磷掺杂氧化层的厚度系介于2000-3000埃之间。3.如申请专利范围第1项所述电容器的制造方法,其中所述磷掺杂氧化层系为磷矽玻璃(Phosphosilicate glass;PSG)或硼磷矽玻璃(Borophosphosilicateglass;BPSG)。4.如申请专利范围第1项所述电容器的制造方法,其中所述步骤(d)之加热回火步骤系将温度升高至600-800℃之间。5.如申请专利范围第1项所述电容器的制造方法,其中所述移除所述磷掺杂氧化层采用湿式短暂浸泡法(wet dip)。6.如申请专利范围第5项所述电容器的制造方法,其中所述移除磷掺杂氧化层之湿式短暂浸泡法系采用氢氟酸(HF)。7.如申请专利范围第1项所述电容器的制造方法,其中所述回蚀刻系采用化学机械研磨法(chemicalmechanical polishing;CMP)。8.一种电容器下层电极的制造方法,所述电容器下层电极的表面系覆盖有一层半球形矽晶(Hemispherical Grain;HSG),其制程步骤包括:(a)提供一已完成前段制程之基板,所述基板的表面已具有一表面覆盖有半球形矽晶(Hemispherical Grain;HSG)之掺杂复晶矽层(doped polysilicon);(b)于表面沉积一层掺杂氧化层(doped oxide);(c)进行加热回火(thermal anneal)步骤;(d)移除所述掺杂氧化层。9.如申请专利范围第8项所述电容器下层电极的制造方法,其中所述(d)步骤之后可加入一回蚀刻步骤,以形成电容器下层电极结构之轮廓。10.如申请专利范围第9项所述电容器下层电极的制造方法,其中所述回蚀刻系采用化学机械研磨法(chemical mechanical polishing;CMP)。11.如申请专利范围第8项所述电容器下层电极的制造方法,其中所述掺杂复晶矽层系为磷掺杂复晶矽层(Phosphorus-doped polysilicon)。12.如申请专利范围第8项所述电容器下层电极的制造方法,其中所述掺杂氧化层的厚度系介于2000-3000埃之间。13.如申请专利范围第8项所述电容器下层电极的制造方法,其中所述掺杂氧化层系为磷掺杂氧化层(Phosphorus-dopedoxide)。14.如申请专利范围第13项所述电容器下层电极的制造方法,其中所述磷掺杂氧化层系为磷矽玻璃(Phosphosilicate glass;PSG)或硼磷矽玻璃(Borophosphosilicate glass;BPSG)。15.如申请专利范围第8项所述电容器下层电极的制造方法,其中所述步骤(c)之加热回火步骤系将温度升高至600-800℃之间。16.如申请专利范围第8项所述电容器下层电极的制造方法,其中所述移除掺杂氧化层采用湿式短暂浸泡法(wet dip)。17.如申请专利范围第16项所述电容器下层电极的制造方法,其中所述移除掺杂氧化层之湿式短暂浸泡法系采用氢氟酸(HF)。图式简单说明:第一图系为[电容]vs.[偏压]之量测曲线示意图,其中包含习知技艺及本发明中之量测曲线。第二图系为本发明实施例中基板上制作复晶矽插塞之剖面示意图。第三图系为本发明实施例中基板上已制作有具HSG表面之电容器下层电极板的剖面示意图。第四图为本发明实施例中沉积一层磷掺杂氧化层于表面之剖面示意图。第五图为本发明实施例中移除磷掺杂氧化层,并进行CMP步骤之后的剖面示意图。第六图为本发明实施例中依序制作电容器介电层及上层电极板之剖面示意图。
地址 新竹科学工业园区园区三路一二一号