| 主权项 |
1.一种用以执行程式指令来处理资料之可机动重 组之处理单位,该可机动重组之处理单位具有一输 入端,一输出端,及一可改变之内部硬体组织,在执 行一程式指令序列之期间中,此组织可选择改变于 一第一硬体架构及一第二硬体架构之间,第一硬体 架构执行第一指令组之指令,及第二硬体架构执行 第二指令组之指令,当编组为第一硬体架构时,该 可机动重组之处理单位反应重组指令,以改变可机 动重组处理单位之内部硬体组织,俾编组为第二硬 体架构。2.如申请专利范围第1项所述之可机动重 组之处理单位,其中,该重组指令为第一指令组中 之指令之一。3.如申请专利范围第1项所述之可机 动重组之处理单位,其中,该重组指令为另一指令 之一部份,及重组指令之执行取决于该可机动重组 处理单位之记发器中所储存之资料。4.如申请专 利范围第1项所述之可机动重组之处理单位,另包 含一第二可重组处理单位,具有一输入端,一输出 端,及一可改变之内部硬体组织,在执行一程式指 令序列之期间,该硬体组织可选择改变于第一硬体 架构及第二硬体架构之间,第一硬体架构执行第一 指令组之指令,及第二硬体架构执行第二指令组之 指令,第二可重组处理单位之输入端连接至可机动 重组处理单位之输出端,及第二可重组处理单位之 输出端连接至可机动重组处理单位之输入端。5. 如申请专利范围第4项所述之可机动重组之处理单 位,其中,该可机动重组之处理单位为可机动重组 者,不受第二可重组处理单位之影响。6.如申请专 利范围第1项所述之可机动重组之处理单位,其中, 第一硬体架构为一串列指令处理器,及第二硬体架 构为一并列指令处理器。7.如申请专利范围第1项 所述之可机动重组之处理单位,其中,可机动重组 处理单位之可变内部硬体组织包含一指令提取单 位,具有一资料输入端,一第一控制输出端,一第二 控制输出端,用以排列在可机动重组处理单位内之 指令执行操作顺序,资料输入端连接至一记忆器之 资料埠。8.如申请专利范围第7项所述之可机动重 组之处理单位,其中,该指令提取单位另包含: 一架构说明记忆器,具有一输出端,该架构说明记 忆器储存一组架构说明信号,包含一岔断反应信号 ,此指定可机动重组处理单位在编组来实施一指令 组架构时反应岔断信号之方式; 一指令状态顺序器,具有一输入端及一输出端,用 以控制一指令执行循环,及上指令提取状态,一指 令执行状态,及一写回状态间之过渡;及 一岔断状态机器,具有一输入端及一输出端,用以 产生一过渡信号,此指定指令执行循环内之一状态 ,在此可过渡至一岔断服务状态,岔断状态机器之 输入端连接至架构说明记忆器之输出端,岔断状态 之输出端连接至指令状态顺序器之输入端。9.如 申请专利范围第1项所述之可机动重组之处理单位 ,其中,该可机动重组处理单位之可改变内部硬体 组织包含一资料操作单位,具有一资料埠及一控制 输入端,用以对资料执行操作,资料操作单位之资 料埠连接至记忆器之资料埠,及控制输入端经连接 而接收控制信号。10.如申请专利范围第9项所述之 可机动重组之处理单位,其中,该资料操作单位包 含: 一开关,具有的资料埠,一控制输入端,反馈输入端, 及一输出端,用以选择转送资料于资料埠,反馈输 入端,及输出端之间,开关之资料埠连接至记忆器 之资料埠,及开关之控制输入端经连接而接收控制 信号; 一储存/对齐单位,具有一输入端,一输出端,及一控 制输入端,储存/对齐单位之输入端连接至开关之 输出端,储存/对齐单位之控制输入端经连接而接 收控制信号; 一资料操作电路,具有一输入端,一输出端,及一控 制输入端,用以执行资料计算,资料操作电路之输 入端连接至储存/对齐单位之输出端,资料操作单 位之输出端连接至开关之反馈输入端,及资料操作 逻辑电路之控制输入端经连接而接收控制信号。 11.如申请专利范围第10项所述之可机动重组之处 理单位,其中,该储存/对齐单位为可重组者,且可反 应一对应之指令组架构之控制信号而选择由一群 随意进出记忆器及管道记发重组。12.如申请专利 范围第10项所述之可机动重组之处理单位,其中,该 资料操作单位为可重组者,且可反应一对应之指令 组架构之控制信号而选择由一群算术逻辑单位及 管道记发单位重组。13.如申请专利范围第1项所述 之可机动重组之处理单位,其中,该可重组处理单 位之可改变内部硬体组织包含一位址操作单位,一 具有一控制输入端,一位址输入端,及一输出端,用 以执行对位址操作,位址输入端连接至记忆器之资 料埠,及位址操作单位之输出端连接至记忆器之位 址输入端,及位址操作单位之控制输入端经选择而 接收控制信号。14.如申请专利范围第13项所述之 可机动重组之处理单位,其中,该位址操作单位包 含: 一开关,具有一资料埠,一控制输入端,一反馈输入 端,及一输出端,用以反应在控制输入端上所接收 之控制信号,选择转送位址于资料埠,反馈输入端, 及输出端之间,开关之资料埠选择至记忆器之资料 埠; 一储存/计数单位,具有一输入端,一输出端,及一控 制输入端,储存/计数单位之输入端选择至开关之 输出端,储存/计数单位之控制输入端经连接而至 接收控制信号;及 一位址操作电路,具有一输入端,一输出端,及一控 制输入端,用以执行位址计算,位址操作电路之输 入端连接至储存/计数单位之输出端,位址操作电 路之输出端连接至开关之反馈输入端,及位址操作 单位之控制输入端经连接而接收控制信号。15.如 申请专利范围第14项所述之可机动重组之处理单 位,其中,该储存/计数单位为可可重组者,且可反应 在储存/计数单位之控制输入端上所接收之信号, 选择由一群随进出记忆器及管道记发器重组。16. 如申请专利范围第14项所述之可机动重组之处理 单位,其中,该位址操作电路可反应在位址操作电 路之控制输入端上所接收之信号,由一群记发器及 一记发器及一算术单位重组。17.一种可机动重组 计算之系统,包含: 一第一可重组处理单位,用以执行程式指令,以处 理资料,一可重组处理单位具有一输入端,一输出 端,及一可改变之内部硬体组织,此组织在执行一 程式指令序列之期间中可选择改变; 一第一通讯装置,具有一输入端,一输出端,一第一 资料埠,及一第二资料埠,用以转移资料往来于第 一可重组处理单位,第一通讯装置之输入端连接至 第一可重组处理单位之输出端,及第一通讯装置之 输出端连接至第一可重组处理单位之输入端。18. 如申请专利范围第17项所述之系统,另包含: 一第二可重组处理单位,用以执行程式指令,以处 理资料,第二可重组处理单位具有一输入端,一输 出端,及一可改变之内部硬体组织,此组织在执行 一程式指令序列之期间中可选择改变; 一第二通讯装置,具有一输入端,一输出端,一第一 资料埠,及一第二资料埠,用以转移资料往来于第 二可重组处理单位,第二通讯装置之输入端连接至 第二可重组处理单位之输出端,及第二通讯装置之 输出端连接至第二可重组处理单位之输入端;及 一互接装置,用以转送资料,并具有多个通讯波道, 第一通讯装置之第一资料埠,第一通讯装置之第二 资料埠,第二通讯装置之第一资料埠,及第二通讯 装置之第二资料埠各连接至多个通讯波道之一。 19.如申请专利范围第18项所述之系统,其中,第一可 重组处理单位为可机动重组者,与第二可重组之处 理单位之重组不相关连。20.如申请专利范围第18 项所述之系统,另包含: 一第三可重组处理单位,用以执行程式指令,以处 理资料,第三可重组处理单位具有一输入端,一输 出端,及一可改变之内部硬体组织,此组织在执行 一程式指令序列之期间中可选择改变;及 一第三通讯装置,具有一输入端,一输出端,一第一 资料埠,及一第二资料埠,用以转移资料往来于第 三可重组处理单位,第三通讯装置之输入端连接至 第三可重组处理单位之输出端,及第三通讯装置之 输出端连接至第三可重组处理单位之输入端,第三 通讯装置之第一资料埠及第三通讯装置之第二资 料埠各连接至互接装置之多个波道之一。21.如申 请专利范围第17项所述之系统,另包含: 一非可重组之处理单位,具有一预定之架构,用以 执行由一单指令组所构成之一指令程式,该非可重 组之处理单位具有一输入端,一输出端;及 一第二通讯装置,具有一输入端,一输出端,一第一 资料埠,及一第二资料埠,用以转移资料往来于该 非可重组处理单位,第三通讯装置之输入端连接至 该非可重组处理单位之输出端,及第三通讯装置之 输出端连接至该非可重组处理单位之输入端;及 一互接装置,用以转送资料,并具有多个通讯波道, 第一通讯装置之第一资料埠,第一通讯装置之第二 资料埠,第二通讯装置之第一资料埠,及第二通讯 装置之第二资料埠各连接至多个通讯波道之一。 22.如申请专利范围第17项所述之系统,另包含: 一I/O装置,具输入端及一输出端;及 一I/O通讯装置,具有一输入端,一输出端,一第一资 料埠,及一第二资料埠,用以转移资料往来于该I/O 装置,I/O通讯装置之输入端连接至I/O装置之输出端 ,I/O通讯装置之输出端连接至I/O装置之输入端;及 一互接装置,用以转送资料,并具有多个通讯波道, 第一通讯装置之第一资料埠,第一通讯装置之第二 资料埠,I/O通讯装置之第一资料埠,及I/O通讯装置 之第二资料埠各连接至多个通讯波道之一。23.如 申请专利范围第17项所述之系统,另包含一主时基 单位,具有一输出端,用以提供一主定时信号至第 一可重组之处理单位。24.如申请专利范围第23项 所述之系统,其中,第一可重组处理单位另包含一 本地时基单位,具有一输入端及一输出端,用以由 主定时信号产生一本地定时信号,本地时基单位之 输入端连接至主时基单位之输出端,本地时基单位 之输出端连接至可重组处理单位之定时输入端。 25.如申请专利范围第17项所述之系统,其中,第一可 重组处理单位为可规划逻辑装置所构成。26.如申 请专利范围第25项所述之系统,其中,该可规划装置 为一现场可程式闸行列,包含多个可编组之逻辑块 ,多个可规划I/O块,多个可规划互接结构,及资料储 存资源。27.如申请专利范围第17项所述之系统,其 中,该系统另包含一记忆器,用以储存与一串列指 令处理器用之一第一指令组架构相对应之一第一 组态资料组,及与一并列指令处理器用之一第二指 令架构相对应之一第二组态资料组,且其中,第一 可重组处理单位可由该群串列指令处理器及并列 指令处理器反应来自记忆器之信号而加以选择编 组,第一可重组处理单位连接于该记忆器。28.如申 请专利范围第27项所述之系统,其中,该第一可重组 之处理单位由多条信号线连接至该记忆器,该多条 信号线之第一组构成位址线,多条信号线之第二组 构成控制线,及多条信号线之第三组构成资料线, 多条信号线之第一组,第二组,及第三组可依第一 可重组处理单位所用之组态资料组重行编组及设 定。29.如申请专利范围第17项所述之系统,其中,该 第一可重组之处理单位之可改变内部硬体组织包 含一可重组指令含提取单位,具有一资料输入端, 一第一控制输出端,及一第二控制输出端,用以排 列第一可重组处理单位内之指含执行操作之顺序, 资料输入端连接至一记忆器之资料埠。30.如申请 专利范围第28项所述之系统,其中,该指含提取单位 包含一架构说明记忆器,具有一输出端,架构说明 记忆器储存一组架构说明信号,包含一岔断反应信 号,此指定第一可重组处理单位当经编组来实施一 指令组架构时,其反应一岔断信号之方式。31.如申 请专利范围第30项所述之系统,其中,该指令提取单 位另包含: 一指令状态顺序器,具有一输入端及一输出端,用 以控制具有一指令提取状态,一指令解码状态,一 指令执行状态,及一写回状态之指令执行循环,该 指令储存循环导致在指令组架构内执行一指令;及 一岔断状态机器,具有一输入端及一输出端,用以 产生一过渡控制信号,此指定指令执行循环内之一 状态,在此可过渡至一岔断服务状态,岔断状态机 器之输入端连接至架构说明记忆器之输出端,岔断 状态机器之输出端连接至指令状态顺序器之输入 端。32.如申请专利范围第31项所述之系统,其中,该 指令提取单位另包含: 一可规划提取控制单位,具有一输入端及一输出端 ,用以控制可变大小之指令缓冲器之操作,可规划 提取控制单位之输入端连接至指令状态顺序器之 输出端,以接收订定可规划提取控制单位之操作之 信号,可规划提取控制单位之输出端连接至指令缓 冲器;及 一可规划解码控制单位,具有一输入端及一输出端 ,用以控制可变大小之指令解码器之操作,可规划 提取控制单位之输入端连接至指令状态顺序器之 输出端,以接收订定可规划解码控制单位之操作之 信号,可规划解码控制单位之输出端连接至指令解 码器,及指令解码器经连接至接收来指令缓冲器之 程式指令。33.如申请专利范围第17项所述之系统, 其中,该第一可重组之处理单位之可改变内部硬体 组织包含一可重组资料操作单位,具有一资料埠, 及一控制输入端,用以执行资料操作,资料操作单 位之资料埠连接至一记忆器之一资料埠,及控制输 入端经连接而接收控制信号。34.如申请专利范围 第33项所述之系统,其中,该可重组资料操作单位包 含: 一开关,具有一资料埠,一控制输入端,一反馈输入 端,及一输出端,用以选择转送资料于资料埠,反馈 输入端,及输出端之间,开关之资料埠连接至记忆 器之资料埠,开关控制输入端连接至指令提取单位 之第一控制输出端; 一储存/对齐单位,具有一输入端,一输出端,及一控 制输入端,用以储存资料及资料计算结果,储存/对 齐单位之输入端连接至开关之输出端,储存/对齐 单位之控制输入端连接至指令提取单位之第一控 制输出端;及 一资料操作电路,具有一输入端,一输出端,及一控 制输入端,用以执行资料计算,资料操作电路之输 入端连接至储存/对齐单位之输出端,资料操作电 路之输出端连接至开关之反馈输入端,及资料操作 电路之控制输入端连接至指令提取单位之第一控 制输出端。35.如申请专利范围第34项所述之系统, 其中,该储存/对齐单位为可反应来自记忆器之控 制信号而由该群随意进出记忆器及管道记发器重 组者,控制信号为分别与第一指令架构及一第二指 令架构相对应之一组态资料组。36.如申请专利范 围第35项所述之系统,其中,该资料操作单位为可反 应来自记忆器之组态信号而由该群之数学逻辑单 位及管道功能单位重组者。37.如申请专利范围第 17项所述之系统,其中,该第一可重组处理单位之可 改变内部硬体组织包含一可重组位址操作单位,具 有一控制输入端,一位址输入端,及一输出端,用以 执行位址操作,位址输入端连接至一记忆器之资料 埠,及位址操作单位之输出端连接记忆器之位址输 入端,及位址操作单位之控制输入端经连接至接收 控制信号。38.如申请专利范围第37项所述之系统, 其中,该可重组位址操作单位包含: 一开关,具有一资料埠,一控制输入端,一反馈输入 端,及一输出端,用以选择转送位址于资料埠,反馈 输入端,及输出端之间,开关之资料连接至记忆器 之资料埠,开关之控制输入端连接至指令提取单位 之第一控制输出端; 一储存/计数单位,具有一输入端,一输出端,及一控 制输入端,用以储存资料,储存/计数单位之输入端 连接至开关之输出端,储存/计数逻辑电路之控制 输入端连接至指令提取单位之第二控制输出端;及 一位址操作电路,具有一输入端,一输出端,及一控 制输入端,用以执行位址计算,位址操作电路输入 端连接至储存/计数单位之输出端,位址操作电路 之输出端连接至开关之反馈输入端,及位址操作单 位之控制输入端连接至指令提取单位之第二控制 输出端。39.如申请专利范围第38项所述之系统,其 中,该储存/计数单位为可重组者,并可反应在储存/ 计数单位之控制输入端上所接收之信号而选择由 该群之随意进出记忆器及一记发器编组。40.如申 请专利范围第38项所述之系统,其中,该位址操作单 位为可反应在位址操作电路之控制输入端上所接 收之信号而由该群之记发器及一记发器及一算术 单位而重组者。41.如申请专利范围第17项所述之 系统,其中,第一可重组处理单位包含: 一可重组指令提取单位,具有一资料输入端,一第 一控制输出端,及一第二控制输出端,用以排列第 一可重组处理单位内之指令执行操作之顺序,资料 输入端连接至第一记忆器之资料埠; 一可重组资料操作单位,具有一资料埠及一控制输 入端,用以执行资料操作,资料操作单位之资料埠 连接至记忆器之资料埠,及控制输入端连接至指令 提取单位之第一控制输出端;及 一可重组位址操作单位,具有一控制输入端,一位 址输入端,及一输出端,用以执行位址操作,位址操 作单位之控制输入端连接至指令提取单位之第二 控制输出端,位址输入端连接至记忆器之资料埠, 及位址操作单位之输出端连接至记忆器之位址输 入端。42.如申请专利范围第41项所述之系统,其中, 可重组指令指取单位,可重组资料操作单位,及可 重组位址操作单位为在由可重组处理单位执行指 令之期间中可重组者。43.一种用以连接一第一处 理器至一第二处理器之系统,该系统包含: 一第一通讯装置,具有一输入端,一输出端,一第一 资料埠,及一第二资料埠,用以转移资料往来于第 一处理器,第一通讯装置之输入端及输出端连接至 第一处理器;及 一第二通讯装置,具有一输入端,一输出端,一第一 资料埠,及一第二资料埠,用以转移资料往来于第 二处理器,第二通讯装置之输入端及输出端连接至 第二处理器;及 一互接装置,用以提供点至点平行资料转送,并具 有一第一及一第二通讯波道,第一通讯装置之第一 资料埠及第二通讯装置之第一资料埠连接至第一 通讯波道,及第一通讯装置之第二资料埠及第二通 讯装置之第二资料埠连接至第二通讯波道。44.如 申请专利范围第43项所述之系统,其中,第一及第二 通讯装置各为现场可规划闸行列所构成。45.如申 请专利范围第43项所述之系统,其中,第一通讯装置 另包含: 一介面及控制单位,具有一第一资料埠,一第二资 料埠,及一控制埠,用以接收及发送资料及命令往 来于第一处理器,第一资料埠连接至第一处理器, 用以发送及接收资料,及控制埠连接至第一处理器 ,用以发送及接收命令; 一第一互接单位,具有一输入端,一输出端,一埠口, 及一独有之互接位址,第一互接单位之埠口连接至 该介面及控制单位之第二资料埠,第一互接单位之 输入及输出端连接至第一通讯波道之节点;及 一第二互接单位,具有一输入端,一输出端,一埠口, 及一独有之互接位址,第二互接单位连接至该介面 及控制单位之第二资料埠,第二互接单位之输入端 及输出端连接至第二通讯波道之节点。46.如申请 专利范围第45项所述之系统,其中,第一互接单位包 含: 一位址解码器,具有一输入端,及一第一及第二输 出端,用以反应制成一讯包之一部份之一位址而选 择转送资料至第一及第二输出端之一,位址解码器 之输入端连接至第一通讯波道; 一第一缓冲器,用以储存资料,第一缓冲器具有一 输入端及一输出端,第一缓冲器之输入端连接至位 址解码器第一输出端,及输出端连接至介面及控制 单位; 一第二缓冲器,用以储存资料,第二缓冲器具有一 输入端及一输出端,第二缓冲器之输入端连接至位 址解码器之第二输出端; 一第三缓冲器,用以储存资料,第三缓冲器具有一 输入端及一输出端,第三缓冲器之输入端连接至介 面及控制单位; 一多工器,具有一第一输入端,一第二输入端,一控 制输入端,及一输出端,用以反应控制输入端上控 制信号而选择转送来第一输入端或第二输入端之 资料,多工器之第一输入端连接至第二缓冲器之输 出端,第二输入端连接至第三缓冲器,控制输入端 连接至介面及控制逻辑电路,及输出端连接至第一 通讯波道。47.如申请专利范围第45项所述之系统, 其中: 第一处理器连接经一记忆器而至介面及控制单位, 具有多条信号线,多条信号线之第一组构成位址线 ,多条信号线之第二组构成控制线,及多条信号线 之第三组构成资料线;及 第一处理器及介面及控制单位为可重组者,俾多条 信号线之第一组,第二组,及第三组可依据第一处 理器及介面及控制单位所用组态资料组加以设定 。48.如申请专利范围第45项所述之系统,其中: 第一处理器连接经一记忆器而至介面及控制单位, 具有多条信号线,多条信号线之第一组构成位址线 ,多条信号线之第二组构成控制线,及多条信号线 之第三组构成资料线;及 第一处理器及介面及控制单位为可重组者,俾多条 信号线之第一组,第二组,及第三组可依据第一处 理器及介面及控制单位所用之组态资料组加以设 定。49.如申请专利范围第45项所述之系统,其中: 第一处理器连接经一记忆器而至介面及控制单位, 具有多条信号线,多条信号线之第一组构成位址线 ,多条信号线之第二组构成控制线,及多条信号线 之第三组构成资料线;及 介面及控制单位为可重组者,俾多条信号线之第一 组,第二组,及第三组可加以设定,以分别配合由第 一处理器用以进出及控制该记忆器之多条位址,控 制,及资料线。50.如申请专利范围第45项所述之系 统,其中,该介面及控制单位变换一讯息为一命令 及资料,此可由第一处理器使用;并包装来自第一 处理之命令及资料为一讯息,供在互接装置上传输 使用。51.一种用以由多个高阶叙述产生可由可重 组电脑执行之指令之方法,该方法包括步骤: 提供多组规则,用以转译高阶叙述为可由重组之电 脑执行指令; 选择该多组规则之一作为现行之一组规则,用以转 译高阶叙述为可由可重组电脑执行之指令; 选择一高阶叙述; 决定所选之高阶叙述是否为一可重组指示; 如果所选高阶叙述为一重组指示,则改变现行用以 转译高阶叙述之该组规则为重组指示中所指定之 一组规则; 及使用现行之该组规则,转译所选之高阶叙述为可 由重组电脑执行之至少一指令。52.如申请专利范 围第51项所述之方法,其中,用以转译高阶叙述为可 由可重组之电脑执行之指令之多组规则各与一不 同之指令组架构对应。53.如申请专利范围第51项 所述之方法,另含有步骤: 如所选之高阶叙述为一可重组指示,则转译该重组 指示为一中阶重组叙述; 如所选之高阶叙述并非一重组指示,则转译所选之 叙为一中阶叙述; 执行一记发器分配; 其中,改变现行之该组规则之步骤包含副步骤: 选择一中阶叙述; 决定所选之中阶叙述是否为一中阶重组叙述; 如所选之中阶叙述为一中阶重组叙述,则选择与中 阶重组叙述所指定之指令组架构相对应之一组规 则;及 其中,所选之高阶叙述之转译步骤包含步骤:使用 与中阶重组叙述所指定之指令组架构相对应之所 选之该组规则,自所选之中阶叙述产生组合语言叙 述。54.一种在具有可重组之处理单位之可机动重 组系统上,用于可机动重组计算之方法,包括步骤: 依据与一第一指令组架构相对应之一第一组态资 料组来编组可重组之处理单位,可重组之处理单位 之编组产生实施第一指令组架构之硬体组织; 岔断可重组之处理单位之一指令执行循环;及 依据与一第二指令组架构相对应之一第二组态资 料组来重组该可重组之处理单位,俾可重组之处理 单位之硬体组织实施第二指令组架构。55.如申请 专利范围第45项所述之方法,另包含步骤:在执行一 程式指令序列之期间中,决定可机动重组之处理单 位内之硬体是否欲加以重组。56.如申请专利范围 第55项所述之方法,另包含步骤:在重组步骤之后, 发起一新指令执行循环。57.如申请专利范围第56 项所述之方法,其中,该指令执行循环相当于该程 式指令序列内之一第一程式指令,及该新指令循环 当于该程式指令序列内之一第二程式指令。58.如 申请专利范围第54项所述之方法,另包含步骤: 产生与第一指令组架构相对应之一第一组过渡控 制信号,第一组过渡控制信号订定指令执行循环内 之一组可岔断状态;及 产生与第二指令组架构相对应之一第二组过渡控 制信号,第二组过渡控制信号订定指令执行循环内 之一组可岔断状态。59.一种可机动重组之电脑,包 含: 编组装置,用以依与一第一指令组架构相对应之一 第一组态资料组编组一可重组之处理单位,该可重 组之处理单位之组态产生导致一硬体组织,此实施 第一指令组架构之一硬体组织; 决定装置,用以在执行一程式指令序列之执行期间 中,决定是否欲重组该可重组处理单位;及 重组装置,用以依据一第二组态资料来重组该可重 组之处理单位,俾可重组之处理单位具有一新硬体 组织,此实施一第二指令组架构之一新硬体组织。 60.如申请专利范围第59项所述之电脑,另包含: 岔断装置,用以在欲重组该可重组之处理单位时, 岔断与程式指令序列内之一第一程式指令相对应 之一第一指令执行循环;及 发起装置,用以在已重组该可重组之处理单位后, 发起与该程式指令序列内之一第二程式指令相对 应之一第二指令执行循环。61.如申请专利范围第 59项所述之电脑,另包含装置,用以产生与一指令组 架构相对应之一组过渡控制信号,该组过渡控制信 号指定一指令执行循环内之一组可岔断状态。62. 一种在可重规划逻辑装置内之可机动重组之电脑, 该可机动重组之电脑包含: 一架构说明记忆器,具有一输入端,用以储存表示 可重组电脑之架构特征之架构说明信号,该架构说 明信号包一岔断反应信号,此订定可机动重组之电 脑反应一岔断之方式; 一指令状态顺序器,具有一输入端,用以控制由可 重组之电脑执行指令;及 一岔断状态机器,具有一第一输入端,一第二输入 端,及一输出端,用以产生一过渡控制信号,此指定 在指令执行循环之期间中可过渡至一岔断服务状 态之时刻,岔断状态机器之输入端连接至架构说明 记忆器之输出端,岔断状态机器之输出端连接至指 令状态顺序器之输入端。63.如申请专利范围第62 项所述之电脑,其中: 可重规划逻辑装置一第一部份依一第一组之组态 资料编组,俾在第一部份中构制一第一指令组架构 ; 可重规划逻辑装置之一第二部份依一第二组之组 态资料编组,俾在第二部份中构制一第二指令组架 构; 可重组电脑可加以编组,俾使用第一部份或第二部 份来执行处理工作;及 岔断状态机器在过渡控制信号中包含设定可重组 电脑使用可重规划逻辑装置之部份之一指示,及可 由所选之指令组架构执行之指令。64.一种用以由 可机动重组之电脑提供指令执行循环来处理资料 之方法,该循环具有一指令提取状态,一指令解码 状态,一指令执行状态,及一写回状态,该方法包括 步骤: 依订定可岔断状态之一第一指令组架构编组该电 脑供操作使用; 接收一岔断信号; 决定可机动重组之电脑之操作状态; 决定可机动重组电脑之操作状态是否为可岔断者; 如决定可机动重组之电脑系在可岔断状态中,则服 务该岔断信号。65.如申请专利范围第64项所述之 方法,另包括步骤: 决定次一可岔断状态,如可机动重组之电脑并非在 一可岔断状态中,该可机动重组之电脑之操作可在 该次一可岔断状态中岔断; 决定当可机动重组之电脑过渡进入次一可岔断状 态中时,可机动重组之电脑是否不在一可岔断状态 中; 如决定可机动重组之电脑不在可岔断状态中,在次 一可岔断状态中服务该岔断信号。66.如申请专利 范围第64项所述之方法,其中,服务岔断信号之步骤 另包含步骤: 决定岔断之发源地,优先,及岔断处理器位址; 决定岔断信号是否指示重组;及 知岔断信号指示重组,则储存新指令组架构之组态 资料于岔断控制记发器中。67.如申请专利范围第 64项所述之方法,其中,决定可机动重组之电脑之操 作状态是可为可岔断者之步骤包含步骤: 接收与供可机动重组之电脑编组使用之指令组架 构相对应之过渡控制信号,该过渡控制信号指定指 令之执行为可岔断者之至少一状态;及 比较由过渡控制信号所指定之状态及可机动重组 电脑之操作状态。68.如申请专利范围第64项所述 之方法,其中,可机动重组之电脑可依据多个不同 之指令组架构编组,该等指令组架构各提供一组过 渡控制信号,此指定指令执行之至少一可岔断操作 状态。69.如申请专利范围第68项所述之方法,其中, 该等指令组架构各具有由指令组架构所属之该组 过渡控制信号之修改所提供之一可重组岔断机构 。图式简单说明: 第一图依本发明所构制之可伸缩,平行,可机动重 组计算之系统之一较宜实施例之方块图; 第二图为本发明之一S机器之较宜实施例之方块图 ; 第三图A为含有重组指示之一示范程式表; 第三图B为在编辑一程式指令序列之期间中所执行 之先行技艺之编辑操作之流程图; 第三图C及第三图D为由可机动重组计算编辑器所 执行之较宜之编辑操作之流程图; 第四图为本发明之可机动重组之处理单位之较宜 实施例之方块图; 第五图为本发明之指令提取单位之较宜实施例之 方块图; 第六图为状态图,显示由本发明之指令状态顺序器 所支持之一组较宜之状态; 第七图为状态图,显示由本发明之岔断逻辑电路所 支持之一组较宜状态; 第八图为本发明资料操作单位之较宜实施例之方 块图; 第九图A为经编组用以实施通用外环指令组架构之 资料操作单位之一第一示范实施例之方块图; 第九图B为经编组用以实施通用内环指令组架构之 资料操作单位之一第二示范围实施例之方块图; 第十图为本发明之位址操作单位之较宜实施例之 方块图; 第十一图A为经编组用以实施通用外环指令组架构 之位址操作单位之一第一示范实施例之方块图; 第十一图B为经编组用以实施通用外环指令组架构 之位址操作单位之一第二示范实施例之方块图; 第十二图A显示外环指令组架构之可重组硬体资源 之分配于指令提取单位,资料操作单位,及位址操 作单位间之范例; 第十二图B显示内环指令组架构之可重组硬体资源 之分配于指令提取单位,资料操作单位,及位址操 作单位间之范例; 第十三图为本发明之T机器之较宜实施例之方块图 ; 第十四图为本发明之互接I/O单位之方块图; 第十五图为本发明之I/O T机器之较宜实施例之方 块图; 第十六图为本发明之通用互接矩阵之较宜实施例 之方块图; 及第十七图A及第十七图B为本发明之可伸缩,平行, 可机动重组计算之较宜方法之流程图。 |
