| 主权项 |
1.一种PLL电路,由相位比较器、依据此相位比较器之输出而充放电的回路滤波器、及依据此回路滤波器的电压而振荡且会将其输出回馈给前述相位比较器的电压控制振荡器所组成,其中,前述相位比较器系包括频率匹配装置,其会在检出前述电压控制振荡器的振荡频率比输入信号频率低时,对前述回路滤波器充电,藉以使频率上昇,直到检测出振荡频率比较高为止,同时会在检出前述电压控制振荡器的振荡频率比输入信号频率高时,对前述回路滤波器放电,藉以使频率下降;及相位匹配装置,在频率相同后,使前述电压控制振荡器的振荡频率具有和输入信号相位相同的相位。2.如申请专利范围第1项的PLL电路,其特征在于前述相位比较器更包括一频率匹配完成延迟装置,用以延迟匹配的完成,以避免频率匹配的错误锁定。3.如申请专利范围第1项的PLL电路,系适用于检测经相位调变之接受信号的检波电路,前述频率匹配装置输入之信号,系用以指示经调变的前述接受信号,且持续地在经调变处进行频率匹配。4.如申请专利范围第1项的PLL电路,其特征在于前述相位比较器更包括信号补偿装置,用以在频率锁定后,即使所输入者是经过相位调变者,其仍可防止相位比较器之输出能率的变动。5.一种PLL电路,系由相位比较器、及根据此相位比较器的输出而充放电的回路滤波器、及依据此回路滤波器的电压而振荡,且将输出回馈给前述相位比较器的电压控制振荡器所组成,此PLL电路之特征为前述回路滤波器包含第一充放电装置,其以视前述电压控制振荡器的振荡频率所决定之电流而定的电流对电容进行充放电,且其频率范围很宽。6.如申请专利范围第5项的PLL电路,其特征在于前述电压控制振荡器包含补偿装置,将前述相位比较器的输出直接回馈,并且利用该回馈量以决定在振荡频率所决定之电流内,依预定的比例区分之电流的能率,即使输入为经相位调变的输入,仍可防止相位比较器的输出能率的变动。7.如申请专利范围第5项的PLL电路,其特征在于前述相位比较器包括频率匹配装置,在检出前述电压控制振荡器的振荡频率比输入信号的频率低时,会对前述回路滤波器充电,使频率上昇,直到检测出振荡频率较高为止,且在检出前述电压控制振荡器的振荡频率比输入信号的频率高时,会对前述回路滤波器放电,使频率下降,直到检测出振荡频率较低为止;及相位匹配装置,用以在频率匹配后,调合前述电压控制振荡器的振荡频率与输入信号的相位;而且前述回路滤波器更包括一第二充放电装置,用以根据前述频率匹配装置的输出,对电容进行充放电,当频率匹配时,有较大的回路滤波器的充放电电流。8.如申请专利范围第5项的PLL电路,其特征在于前述回路滤波器包括充放电控制装置,用以根据前述相位比较器及前述电压控制振荡器对前述第一充放电装置的输出,利用能率比依据相位差以进行充放电。9.如申请专利范围第8项的PLL电路,其特征在于更具备有除频电路,对回馈给前述相位比较器的前述电压控制振荡器的输出进行除频;且前述回路滤波器的充放电控制装置包括限制装置,对应于前述除频电路的除频率,以限制对电容充放电之电流的能率比。10.如申请专利范围第5项的PLL电路,其特征在于更具备有除频电路,对回馈给前述相位比较器的前述电压控制振荡器的输出进行除频;且前述回路滤波器更包括充放电电流切换装置,视前述除频电路的除频率,而切换相对于决定前述回路滤波器的第一充放电装置之充放电电流的前述电压控制振荡器的振荡频率之电流的比率。11.如申请专利范围第7项的PLL电路,其特征在于更具备有除频电路,对回馈给前述相位比较器的前述电压控制振荡器的输出进行除频;且前述回路滤波器系包括有充放电控制装置,用以依据前述相位比较器的输出及前述电压控制振荡器的输出,以能率比视相位差而对前述第一及第二充放电装置进行充放电;此充放电控制装置系包括限制装置,用以视前述除频电路的除频率,而限制对电容充放电的电流之能率比。图式简单说明:第一图系绘示根据本发明之一实施例构成PLL电路之图式。第二图系绘示用以说明第一图之电路的动作的波形图。第三图系绘示根据本发明之其他实施例构成PLL电路之图式。第四图系绘示根据本发明之其他实施例构成PLL电路之图式。第五图系绘示根据本发明之其他实施例构成PLL电路之图式。第六图系绘示用以说明第五图之电路的动作的波形图。第七图系绘示根据本发明之其他实施例构成P比电路之图式。第八图系绘示根据本发明之其他实施例构成PLL电路之图式。第九图系绘示根据本发明之其他实施例构成PLL电路之图式。第十图系绘示根据本发明之其他实施例构成PLL电路之图式。第十一图系绘示用以说明第十图之电路的动作的波形图。第十二图系绘示根据本发明之其他实施例构成PLL电路之图式。第十三图系绘示根据本发明之其他实施例构成PLL电路之图式。第十四图系绘示根据本发明之其他实施例构成PLL电路之图式。第十五图系绘示包含非接触IC卡的PLL电路之受信电路的架构略图。第十六图系绘示用以说明第十五图之电路的动作的波形图。第十七图系绘示一习知的PLL电路的例子之图式。 |
