| 主权项 |
1.一种在电子计算装置中产生输出信号之方法,包括以下步骤:接收一输入信号;解码该输入信号,以产生上记忆位址:从记忆体电路中取出合该记忆体位址的特殊函数信号;在该特殊函数信号上执行一对数转换,以产生一对数信号;透过执行涉及该对数信号的至少一个数学运算,以产生一项信号;并且在该项信号上执行反对数转换,以产生该输出信号。2.一种在电子计算装置中产生输出信号之方法,包括以下步骤:接收复数个输入信号;解码至少一个该复数个输入信号,以产生至少一个记忆体位址;从记忆体电路中取出符合该至少一个记忆体位址的至少一个特殊函数信号;在该至少一个特殊函数信号上执行对数转换,以产生至少一个特殊函数对数信号;在该复数个特殊函数信号之一上选择性地执行该对数转换,以产生至少一个对数信号;透过执行涉及该至少一个对数信号和该至少一个特殊函数信号的至少一个数学运算,以产生复数个项信号;在该复数个项信号上执行反对数转换,以产生复数个反对数信号;并且加总该复数个反对数信号,以产生该输出信号。3.一种电脑处理器,包括:一个将输入信号解码以产生记忆体位址的解码器;一个供储存复数个特殊函数信号的记忆体电路,该记忆体电路对该记忆体位址起反应而输出一符合的特殊函数信号;一个在该符合的特殊函数信号上执行对数转换以产生对数信号的对数转换器;一个透过执行涉及该对数信号的至少一个数学运算以产生项信号的处理元件;并且一个在该项信号上执行反对应数转换以产生反对数信号的反对数转换器。4.根据申请专利范围第3项之电脑处理器,进一步包括:一个将该反对信号和代表一数目値的至少一个其他信号加总以产生一输出信号的累加器电路。5.根据申请专利范围第3项之电脑处理器,进一步包括:一个迟延电路,运作上耦合到该对数转换器,可让输入信号跳过该解码器和该记忆体电路。6.根据申请专利范围第3项之电脑处理器,进一步包括:一个供储存复数个对数母数和复数个第二阶母数的对数记忆体,该对数记忆体提供一个该对数母数和一个符合该特殊函数信号的第二阶对数母数做为输出;并且对数数学装置,运作上耦合到该对数记忆体,透过执行涉及该特殊函数信号,该对数母数之一,和该第二阶对数母数的数学运算来产生该对数信号;其中该复数个对数母数利用最小平方法来计算,以估计在某一特殊函数信号上的对数函数。7.一种电脑处理器,包括:复数个供储存复数个特殊函数信号的记忆体电路;一个在输入滙流排和该复数个记忆体电路的特别记忆体电路之间选择性地提供第一传输通路的解多工器;一个在资料滙流排和该别记忆体电路之间选择性地提供第二传输通路的多工器;其中资料信号可被该输入滙流排接收并且根据与该资料信号有关的位址信号,透过该第一传输通路可传送到该特别记忆体电路,该特别记忆体电路对该资料信号起反应而产生符合的特殊函数信号,该符合的特殊函数信号可透过该第二传输通路传送到该资料滙流排;一个对数转换器,运作上耦合到该资料滙流排,在该符合的特殊函数信号上执行对数转换,以产生一对数信号;一个透过执行涉及该对数信号的至少一个数学运算以产生项信号的处理元件;并且一个在该项信号上执行反对数转换以产生反对数信号的反对数转换器。8.根据申请专利范围第7项之电脑处理器,其中该复数个记忆体电路的每一个储存该复数个与各自的特殊函数有关的特殊函数信号。9.根据申请专利范围第7项之电脑处理器,其中该符合的特殊函数信号代表超越函数或双曲线函数的値。10.根据申请专利范围第7项之电脑处理器,进一步包括:一个迟延电路,运作上耦合到该解多工器和该多工器,可让该资料信号跳过该复数个记忆体电路。图式简单说明:第一图显示根据本发明之一个具体实例之电脑处理器的方块图。第二图显示可当做第一图所示的对数或反对数转换器的转换器的详细方块图。第三图显示代表使用第一图之根据本发明的另一个具体实例之电脑处理器的方法的流程图。第四图显示根据本发明之另一个具体实例之电脑处理器的方块图。第五图显示代表使用第四图之根据本发明的进一步具体实例之电脑处理器的方法的流程图。 |
