| 主权项 |
1.一制造半导体装置的方法,其步骤包括:提供具有一记忆体区域与一逻辑区域的半导体晶片,该记忆体区域与逻辑区域各具有闸极结构形成于其中;以及随后在逻辑区域中形成矽化物接面,并于记忆体区域中形成植入接面。2.如申请专利范围第1项之方法,其中随后在逻辑区域中形成矽化物接面,并于记忆体区域中形成植入接面的步骤包括有:将掺植杂质离子植入记忆体区域中邻近闸极结构的部份:沈积一间隙壁层于记忆体区域及逻辑区域之上;将间隙壁层从逻辑区域移除;沈积一耐高温金属层于记忆体区域与逻辑区域之上,该耐高温金属系与排列于闸极结构下方的闸极氧化层接触;将耐高温金属层退火其与闸极氧化层所暴露的区域形成一金属矽化物暴露的区域。3.一半导体晶片可以如申请专利范围第1项中的方法制成。4.如申请专利范围第1项之方法,更包含有在逻辑区域与记忆体区域间保留一过渡区域的步骤。5.如申请专利范围第1项之方法,其中提供在记忆体区域与逻辑区域中具有闸极结构的半导体晶片的步骤包括:蚀刻一第一层介电层,以将第一层介电层从逻辑区域移除并刻划记忆体区域中的第一层分电层;蚀刻一设置于记忆体区域与逻辑区域中的第一层介电层之下方的第二层介电层,以形成闸极结构,并暴露出位于第二层介电层之下的含矽闸极氧化层。6.一制造半导体装置的方法,其步骤包括:提供具有一记忆体区域与一逻辑区域的半导体晶片;蚀刻一第一层介电层以将第一层介电层从逻辑区域移除并刻划记忆体区域中的第一层介电层;蚀刻一设置于位于记忆体区域与逻辑区域中的第1层介电层之下方的第二层介电层,以形成闸极结构,并暴露出位于第二层介电层之下的含矽闸极氧化层;将掺植杂质离子植入记忆体区域中邻近闸极结构的部份;沈积一间隙壁层于记忆体区域与逻辑区域之上;将间隙壁层从逻辑区域移除;沈积一耐高温金属层于记忆体区域与逻辑区域之上,该耐高温度金属层与闸极氧化层暴露之区域相接触;将耐高温金属层退火其与闸极氧化层所暴露之区域形成一金属矽化物;以及将耐高温度金属层与间隙壁层移除。7.如申请专利范围第6项之方法,其中蚀刻一第一层介电层,以将第一层介电层从逻辑区域移除,并刻划记忆体区域包括有蚀刻一氮化矽层,以将氮化矽从逻辑区域移除并刻划记忆体区域。8.如申请专利范围第6项之方法,其中蚀刻设置位于记忆体区域与逻辑区域中之第一层介电层下方的第二层介电层,以形成闸极结构并暴露位于第二层介电层下方之含矽闸极氧化层包括蚀刻一设置位于记忆体区域与逻辑区域内的第一层介电层之下方的多晶矽层,以形成闸极结构并暴露出一位于多晶矽层下方之含矽闸极氧化层。9.如申请专利范围第6项之方法,其中该耐高温金属层系为钛而该金属矽化物系为矽化钛。10.如申请专利范围第6项之方法,其中该耐高温金属层系为钴而该金属矽化物系为矽化钴。11.如申请专利范围第6项之方法,其中将耐高温金属层退火系以快速加热退火的方式完成。12.一半导体晶片系以申请专利范围第6项中之方法来制作。13.如申请专利范围第6项之方法,更包括有在逻辑区域与记忆体区域间保留一过渡区域的步骤。14.如申请专利范围第13项之方法,其中该过渡区域系以0.3至0.5m的间距将逻辑区域与记忆体区域隔离。15.如申请专利范围第6项之方法,其中一部份的间隙壁层仍设置于闸极结构的侧面。16.一制造半导体装置的方法,其步骤包括:提供一具有一记忆体区域与一逻辑区域的半导体晶片;蚀刻一氮化矽层以将氮化矽从逻辑区域移除,并刻划记忆体区域中的氮化矽。蚀刻一设置位于记忆体区域与逻辑区域内之氮化矽层下方的多晶矽层,以形成闸极结构并暴露出多晶矽层下方的闸极氧化层;将掺植杂质离子植入记忆体区域中邻近闸极结构的部份;沈积一氮化矽间隙壁层于记忆体区域与逻辑区域上方;将间隙壁层从逻辑区域移除;沈积一钛层于记忆体区域与逻辑区域之上,其中钛将会与闸极氧化层暴露的区域相接触;将钛层退火并与闸极氧化层所暴露之区域形成矽化钛移除钛层与间隙壁层。17.一半导体晶片系以申请专利范围第16项中之方法来制作。18.如申请专利范围第16项之方法,更包括有在逻辑区域与记忆体区域间保留一过渡区域。19.如申请专利范围第18项之方法,其中该过渡区域系以0.3至0.5m的间距将逻辑区域与记忆体区域隔离。20.如申请专利范围第16项之方法,其中一部份的间隙壁层仍设置于闸极结构的侧面。21.一制造半导体装置的方法,其步骤包括:提供一具有一记忆体区域,一逻辑区域,及一排列于逻辑区域与记忆体区域间的过渡区域的半导体晶片;将一氮化矽层蚀刻,以将氮化矽从逻辑区域移除并刻划记忆体区域中的氮化矽;蚀刻一排列于同时位于记忆体区域与逻辑区域内之氮化矽层下方的多晶矽层,以形成闸极结构并暴露出多晶矽层下方的闸极氧化层;将掺植杂质离子植入记忆体区域中邻近闸极结构的部份;沈积一氮化矽间隙壁层于记忆体区域与逻辑区域上方;将间隙壁层从逻辑区域移除;沈积一钛层于记忆体区域与逻辑区域之上,其中钛将会与闸极氧化层暴露的区域相接触;将钛层退火并与闸极氧化层所暴露之区域形成矽化钛;以及移除钛层与间隙壁层。22.一半导体晶片系以申请专利范围第21项中之方法来制作。23.如申请专利范围第21项之方法,更包括步骤在逻辑区域与记忆体区域间保留一过渡区域。24.如申请专利范围第23项之方法,其中该过渡区域系以0.3至0.5m的间距将逻辑区域与记忆体区域隔离。25.如申请专利范围第21项之方法,其中一部份的间隙壁层仍设置于闸极结构的侧面。图式简单说明:第一图系图示一半导体晶片的剖面图,其具有一形成于第一层介电层上的光阻罩幕(resist mask);第二图系图示一半导体晶片的剖面图,其系已经蚀刻第一层介电层,并已将光阻罩幕显影于逻辑区域之上;第三图系图示一半导体晶片的剖面图,其系已经蚀刻第二层介电层并已将光阻罩显影于逻辑区域及记忆体区域之上;第四图系图示一半导体晶片的剖面图,其系已经蚀刻第一层介电层,并已将光阻罩幕显影于逻辑区域之上;第五图系图示经沈积一层耐高温金属层后的半导体晶片的剖面图,其中该耐高温金属层系在间隙壁层从逻辑区域移除后才沈积之;第六图系图示一金属矽化物形成后的一半导体晶片剖面图;以及第七图系图示一半导体晶片的剖面图,其已可用于进一步的加工,并且同时具有矽化物接面及植入接面于一单一半导体晶片上。 |
