| 主权项 |
1.一种半导体装置,其特征为包含有:第一不挥发性记忆体,系可以从半导体装置之外部,以电气进行资料之消去写入者;及读出禁止手段,系禁止从外部读取被写入上述第一不挥发性记忆体之资料,保护该资料之机密;及解除手段,系当检测出上述第一不挥发性记忆体之所有之资料被消去一事时,解除上述第一不挥发性记忆体之禁止资料读出。2.如申请专利范围第1项之半导体装置,其中藉由全消去动作消去上述第一不挥发性记忆体之资料,同时,依据对于上述第一不挥发性记忆体,是否进行了上述全消去动作,检测出上述第一不挥发性记忆体之所有之资料被消去一事。3.如申请专利范围第1项之半导体装置,其中将上述第一不挥发性记忆体之资料,指定地址,以页单位或块单位之任何一种予以消去,同时,藉由读出上述第一不挥发性记忆体之所有地址之资料,检测出上述第一不挥发性记忆体之所有之资料被消去一事。4.如申请专利范围第1项之半导体装置,其中上述读出禁止手段,系至少包含一个可以用电气来进行资料之消去写入,记忆上述第一不挥发性记忆体之资料之读出禁止之设定之第二不挥发性记忆体。5.如申请专利范围第4项之半导体装置,其中上述读出禁止手段,系当上述第一不挥发性记忆体之资料读出禁止之设定被记忆于上述第二不挥发性记忆体时,禁止上述第二不挥发性记忆体之消去写入;当上述第一不挥发性记忆体之所有资料被消去一事被检测出时,解除上述第二不挥发性记忆体之消去写入之禁止。6.如申请专利范围第4项之半导体装置,其中半导体装置之电源为ON时,读出上述第二不挥发性记忆体之记忆内容,依据被读出之记忆内容,判断是否禁止上述第一不挥发性记忆体之资料读出。7.如申请专利范围第4项之半导体装置,其中分别控制上述第一不挥发性记忆体之消去写入与第二不挥发性记忆体之消去写入。8.如申请专利范围第4项之半导体装置,其中上述读出禁止手段,系包含复数之上述第二不挥发性记忆体,当该复数之第二不挥发性记忆体之输出信号中,至少一个为读出禁止之设定时,禁止从上述第一不挥发性记忆体读出资料。9.如申请专利范围第1项之半导体装置,其中上述第一不挥发性记忆体之资料读出之禁止、资料读出禁止之解除,系以内建CPU作动来进行。10.如申请专利范围第1项之半导体装置,其中上述读出禁止手段,系以控制输出上述第一不挥发性记忆体之资料所用之输出缓冲器,来禁止从外部来读取该资料。11.如申请专利范围第1项之半导体装置,其中上述读出禁止手段,系以控制将上述第一不挥发性记忆体之资料读出到外部所用之外部读出控制电路,来禁止从外部读取该资料。12.如申请专利范围第1项之半导体装置,其中依据上述第一不挥发性记忆体所记忆之资料,CPU及逻辑机能块中任何一个作动之通常作动模式中,即使上述第一不挥发性记忆体之资料读出禁止被设定,还是许可上述CPU、上述逻辑机能块之上述第一不挥发性记忆体之资料读出;上述通常动作模式以外之模式中,以解除禁止上述第一不挥发性记忆体之资料读出为条件,许可从上述第一不挥发性记忆体之读出资料。13.如申请专利范围第1项之半导体装置,其中包含依据上述第一不挥发性记忆体所记忆之资料作动之CPU。14.如申请专利范围第1项之半导体装置,其中包含依据上述第一不挥发性记忆体所记忆之资料作动之逻辑机能块。15.一种电子机器,系包含:请求项1至14中任何一项之半导体装置;及将资料输入上述半导体装置所用之输入机构;及于上述半导体装置之控制下,至少输出画像及声音中之一方之机构。图式简单说明:第一图系表示本实施例之微电脑之构成例之机能方块图。第二图系表示读出禁止控制电路之构成例之机能方块图。第三图A、第三图B系说明读出禁止控制电路之动作所用之图。第四图A系表示写入电路之构成例之图。第四图B系表示说明其动作所用之定时图。第五图A、第五图B、第五图C系说明检测出所有之资料被消去一事之种种之手法所用之说明图。第六图系说明电源ON时之动作所用之定时图。第七图系说明分别控制记忆格阵列及EEPROM之手法所用之说明图。第八图系表示读出禁止控制电路之构成之其他例之机能方块图。第九图A系表示读出电路之构成例之图。第九图B系表示其真假値表之图。第十图A、第十图B系表示输出控制电路及输出缓冲器之构成例之图。第十一图系表示微电脑之构成之其他例之机能方块图。第十二图A、第十二图B系表示外部读出控制电路之构成例之图。第十三图系表示微电脑之构成之其他例之机能方块图。第十四图系说明记忆体控制暂存器之暂存器构成所用之图。第十五图A系表示输出控制电路及输出缓冲器之构成例之图。第十五图B系表示其真假値表之图。第十六图系表示包含微电脑之电子机器之构成例之机能方块图。第十七图A、第十七图B、第十七图C系表示各种电子机器之外观图之例之图。第十八图系表示包含逻辑机能块之半导体装置之构成例之机能方块图。 |
