| 主权项 |
1.一种由多个记忆细胞共享一位元线接触窗之动态记忆体阵列制造方法,包括下列步骤:提供一基底;在该基底表面隔离出一主动区阵列,其系由复数个主动区以行列方式排列构成,且每一个主动区具有一中心区及两侧之复数个突出部;在该复数个突出部之既定位置形成一对应之沟槽式电容结构;于该主动区阵列表面形成一第一导电层,经定义形成复数个彼此不连接之区段行字元线,且该每个区段行字元线系仅跨越该每一主动区的下侧突出部及邻接列之主动区的上侧突出部;以该些区段行字元线为罩幕,掺杂离子于该些主动区中,以在该些主动区之复数个突出部形成源极区,且在该些主动区之中心区形成汲极区,而位在该些区段行字元线下方之主动区部份则形成通道区;形成一第一绝缘层以覆盖该基底,经定义该第一绝缘层以形成复数个位元线接触窗,其暴露出该些主动区之中心区之部分表面;形成复数条位元线,其分别以列的方式跨越该些主动区之中心区,并填满该些位元线接触窗,以与该些汲极区电性连接;形成一第二绝缘层以覆盖该基底,经定义该第二绝缘层以形成复数个奇数金属线接触窗,其暴露该些奇数段之区段字元线部份表面;形成复数条第一金属线,其分别以行的方式跨越该些主动区,其并填满该些对应之奇数金属线接触窗;形成一第三绝缘层以覆盖该基底,经定义该第三绝缘层,以形成复数个偶数金属线接触窗,其暴露该偶数段之区段字元线部份表面;及形成复数条第二金属线,其分别以行的方式跨越该些主动区,其并填满该些对应之偶数金属线接触窗,形成该动态记忆体阵列。2.如申请专利范围第1项所述之制造方法,其中,该基底表面系以形成一场绝缘层来隔离出该主动区阵列。3.如申请专利范围第1项所述之制造方法,其中,该些奇数段之区段行字元线,系在该两相邻列之主动区间形成一朝两侧之一突出之奇数连接部。4.如申请专利范围第3项所述之制造方法,其中,该复数个奇数金属线接触窗系藉由定义该第二绝缘层,以在该些奇数段之区段字元线之奇数连接部形成。5.如申请专利范围第1项所述之制造方法,其中,该些偶数段之区段行字元线,系在该两相邻列之主动区间形成一朝两侧之一突出之偶数连接部。6.如申请专利范围第5项所述之制造方法,其中,该复数个偶数金属线接触窗系藉由定义该第三绝缘层,以在该些偶数段之区段字元线之偶数连接部形成。7.如申请专利范围第1项所述之制造方法,其中该主动区呈工形。8.如申请专利范围第1项所述之制造方法,其中该主动区呈X形。9.如申请专利范围第1项所述之制造方法,其中该主动区呈王形。图式简单说明:第一图A系显示习知一种动态记忆体构成之记忆阵列布局图;第一图B系显示沿第一图A之I-I线剖面图;第二图A至第二图G系显示本发明之一实施例中,由多个记忆细胞共享一位元线接触窗之动态记忆体的实施步骤;第三图A系显示本发明之另一实施例中,一种动态记忆体构成之记忆阵列布局图;第三图B系显示沿第三图A之II-II线剖面图;及第四图系显示本发明之另一实施例中,一种动态记忆体构成之记忆阵列部份布局图。 |
