半导体容量装置及使用此之半导体装置

摘要

此半导体容量装置具有:持有第l电压依存系数K1( O)之第l容量元件(30)、及持有与第l电压依存系数K l相反符号之第2电压依存系数K2(〉O)之第2容量元件(32)、及并联或是串联第l、第2容量元件之配线层(24、28)。第l容量元件(30)，系为具有N型的第l掺杂聚合矽层(14)及介由绝缘膜(16)而被对向配置之N型的第2掺杂聚合矽层(18)。第2容量元件(32)，系为具有N型的第l掺杂聚合矽层(14)及介由绝缘膜(16)而被对向配置之P型的第3掺杂聚合矽层(20)。总容量值C为C=[l＋E{K1．S１/(Sl＋S2)＋K2．S2/(Sl＋Sl)}]；第l、第2的容量元件(30)、(32)的有效面积设为Sl、S2;各元件(30)、(32)的绝缘膜的每单位面积之容量设为Co，加入电压设为E;因K1、K2的符号为相反，所以减低总容量C的电压依存性。

主权项

1.一种半导体容量装置,其特征为具有:持有第1电压依存性K1之第1半导体容量装置、及持有与前述第1电压依存性K1相反符号的第2电压依存性K2之第2半导体容量装置、及并联或是串联前述第1.第2容量元件之配线层。2.如申请专利范围第1项之半导体容量装置,其中将前述第1半导体容量元件的有效面积设为S1;将前述第2半导体容量元件的有效面积设为S2;当│K1│<│K2│时,被设定为S1>S2。3.如申请专利范围第2项之半导体容量装置,其中│K1S1/(S1+S2)+K2S2/(S1+S2)│<100ppm/V。4.如申请专利范围第2项之半导体容量装置,其中被设定为│K1S1│≒│K2S2│。5.一种半导体装置,其特征为具有:形成申请专利范围第1.2.3或4项的任何项之半导体容量装置的基板、及被形成在前述基板上的电晶体。6.一种半导体容量装置,其特征为:具有第1容量元件、及与前述第1容量元件并联或是串联之第2容量元件;前述第1容量元件具有第1电极层、及对于前述第1电极层为介由绝缘膜而对向配置之第1导电型半导体所形成之2第电极层、及前述第2容量元件具有第3电极层、及对于前述第1电极层为介由绝缘膜而被对向配置的第2导电型半导体所形成之第4电极层。7.如申请专利范围第6项之半导体容量装置,其中前述第1容量元件的前述第1电极层、及前述第2容量元件的前述第3电极层,系为以在同一过程所成膜的同一材质而被形成。8.如申请专利范围第7项之半导体容量装置,其中前述第1容量元件的前述第1电极层、及前述第2容量元件的前述第3电极层,系为以前述第1导电型的半导体而被形成。9.如申请专利范围第7项之半导体容量装置,其中前述第1容量元件的前述第1电极层、及前述第2容量元件的前述第3电极层,系为以前述第2导电型的半导体而被形成。10.如申请专利范围第8或9项之半导体容量装置,其中前述第2电极层中的不纯物浓度系为比前述第1电极层中的不纯物浓度还低;前述第4电极层中的不纯物浓度系为比前述第3电极层中的不纯物浓度还低。11.如申请专利范围第6.7.8或9项的任何项之半导体容量装置,其中前述第1电极层及前述第3电极层,系为经过与前述第2电极层及前述第4电极层对向之位置而被连续形成之1个电极层。12.如申请专利范围第6项之半导体容量装置,其中前述第2电极层系为以前述第1导电型的井区而被形成;前述第4电极层系为以前述第2导电型的井区而被形成。13.如申请专利范围第12项之半导体容量装置,其中前述第1.第2容量元件都是MOS电容器。14.如申请专利范围第6.7.8或9项之半导体容量装置,其中形成前述第1容量元件的前述第2电极层之前述第1导电型半导体、及形成前述第2容量元件的前述第4电极层之前述第2导电型半导体,系为被半导体接合。15.如申请专利范围第6.7.8或9项的任何项之半导体容量装置,其中将前述第1容量元件的前述第1.第2电极层对向之面积设为S1,将前述第2容量元件的前述第3.第4电极层为对向之面积设为S2时,使各面积S1.S2相异。16.如申请专利范围第15项之半导体容量装置,其中将前述第1容量元件的电压依存系数设为K1,将前述第2容量元件的电压依存系数设为K2,当│K1│<│K2│时,成为S1>S2。17.如申请专利范围第15项之半导体容量装置,其中将前述第1容量元件的电压依存系数设为K1,将前述第2容量元件的电压依存系数设为K2,当│K1│>│K2│时,成为S1