| 主权项 |
1.一种在积体电路上之多层导电结构,该多层导电结构包含:一第一导电层;一置放在该第一导电层上方之第一介电层;一置放在该第一介电层上方之第二导电层;该第二导电层包含一第一导电线及一第二导电线;及一层低电容材料,置放在该第一导电线及该第二导电线之间之沟渠中,该沟渠穿透该第二导电层且至少实质上通过该第一介电层,该低电容材料之介电常数较该第一介电层之介电常数为低。2.如申请专利范围第1项之多层导电结构,其中该低电容材料系一旋转涂覆材料。3.如申请专利范围第1项之多层导电结构,其中该沟渠穿过该第一介电层直至该第一导电层之上表面。4.如申请专利范围第1项之多层导电结构,更包含一氧化物衬垫层,该氧化物衬垫层系置放在该第二导电层及该低电容材料层之间。5.如申请专利范围第4项之多层导电结构,其中该低电容材料系一旋转涂覆材料。6.如申请专利范围第1项之多层导电结构,其中该旋转涂覆材料实质上填充该沟渠。7.如申请专利范围第6项之多层导电结构,更包含置放在低电容材料层上方之第二介电层。8.如申请专利范围第7项之多层导电结构,其中该第二介电层系一氮化物层。9.如申请专利范围第8项之多层导电结构,其中该低电容材料之介电常数系低于该第一氮化物层之介电常数。10.一种动态随机存取记忆体电路,包含:一第一金属层;一置放在该第一金属层上方之第一介电层;一置放在该第一介电层上方之第二金属层,该第二金属层包含一第一金属线及一第二金属线;及一低电容材料层,置放在该第一金属线及该第二金属线之间之沟渠,该沟渠穿透该第二金属层且至少实质上通过该第一介电层,该低电容材料之介电常数较该第一介电层之介电常数为低。11.如申请专利范围第10项之动态随机存取记忆体电路,其中该低电容材料之介电常数约低于3。12.如申请专利范围第10项之动态随机存取记忆体电路,其中该沟渠穿透该第一介电层直至该第一金属层之上表面。13.如申请专利范围第10项之动态随机存取记忆体电路,其中该低电容材料系一旋转涂覆材料。14.如申请专利范围第10项之动态随机存取记忆体电路,更包含一置放在该低电容材料层上方之第二介电层,该低电容材料层实质上填充该沟渠。15.如申请专利范围第14项之动态随机存取记忆体电路,其中该第二介电层系一氮化物层,该低电容材料之该介电常系低于该氮化物层之介电常数。16.一种用以在积体电路上形成多层导电结构之方法,该方法包含:形成一第一导电层;在该第一导电层上方形成一第一介电层;在该第一介电层上方形成一第二导电层;蚀刻穿透该第二导电层且至少部分进入该第一介电层以在该第二导电层及该第一介电层中形成一沟渠,藉此移除至少一部分之该介电层并在该第二导电层中形成一第一导电层及一第二电线;及淀积一低电容材料进入该沟渠,该低电容材料之介电常数较该第一介电层之介电常数低。17.如申请专利范围第16项之方法,其中该低电容材料系一旋转涂覆材料。18.如申请专利范围第17项之方法,其中该沟渠被蚀刻穿透该第一介电层直至该第一导电层之上表面。19.如申请专利范围第18项之方法,其中该旋转涂覆材料实质上填充该沟渠。20.如申请专利范围第19项之方法,更包含淀积一第二介层于该低电容材料层之上。21.如申请专利范围第20项之方法,其中该第二介电层系一氮化物层。22.如申请专利范围第21项之方法,其中该低电容材料之介电常数较该第一氮化物层之介电常数低。23.如申请专利范围第19项之方法,其中该低电容材料系一自动调平之化学气相淀积材料。图式简单说明:第一图至第六图显示用于形成数层导电结构之习知技术。第七图至第十图显示根据本发明之一实施例,用于形成数层导电结构之本发明之技术。 |
