| 主权项 |
1.一种半导体晶圆测试方法,使用供测试形成于半 导体晶圆表面上之多数个半导体单元用的探棒; 该半导体晶圆测试方法包含诸步骤: 于半导体晶圆的表面上形成暂时性测试薄膜以便 可藉由剥落从其分开,使该半导体晶圆上该多数个 半导体单元中每一个形成为具备多数个半导体单 元电极,并且使该暂时性测试薄膜具备多数个规律 地配置之测试电极以及供电性地连接该多数个规 律地配置之测试电极与该多数个半导体单元的该 多数个半导体单元电极中相对应者用的接线图案; 藉由施加该探棒的多数个探针至该暂时性测试薄 膜中所提供的该多数个规律地配置之测试电极中 相对应者,测试该多数个半导体单元;以及 藉由该剥落使该暂时性测试薄膜从该半导体晶圆 的表面分离。2.一种半导体晶圆测试方法,使用供 测试形成于半导体晶圆表面上之多数个半导体单 元用的探棒; 该半导体晶圆测试方法包含诸步骤: 于半导体晶圆的表面上形成暂时性测试薄膜以便 藉由化学装置可从其分开,使该半导体晶圆上该多 数个半导体单元中每一个形成为具备多数个半导 体单元电极,并且使该暂时性测试薄膜具备多数个 规律地配置之测试电极以及供电性地连接该多数 个规律地配置之测试电极与该多数个半导体单元 的该多数个半导体单元电极中相对应者用的接线 图案; 藉由施加该探棒的多数个探针至该暂时性测试薄 膜中所提供的该多数个规律地配置之测试电极中 相对应者,测试该多数个半导体单元;以及 藉由该化学装置使该暂时性测试薄膜从该半导体 晶圆的表面分离。3.一种半导体晶圆测试方法,使 用供测试形成于该半导体晶圆表面上的多数个半 导体单元用的探棒; 该半导体晶圆测试方法包含诸步骤: 形成暂时性测试薄膜于该半导体晶圆的表面上以 便可从其分离,使该半导体晶圆上该多数个半导体 单元中每一个形成为具备多数个半导体单元电极, 并且使该暂时性测试薄膜具备第一绝缘薄膜及形 成于该第一绝缘薄膜上的第一接线图案以便从该 多数个半导体单元电极中相对应者引出,形成第二 绝缘薄膜于该第一绝缘薄膜上以便覆盖该第一接 线图案,在该第一接线图案的个别末端形成第二接 线图案于该第二绝缘薄膜上以便从接面电极中相 对应者引出,以及在该第二接线图案的个别末端形 成多数个规律地配置之测试电极; 藉由施加该探棒的多数个探针至该暂时性测试薄 膜中所提供的该多数个规律地配置之测试电极中 相对应者,测试该多数个半导体单元;以及 使该暂时性测试薄膜从该半导体晶圆的表面分离 。4.一种半导体晶圆测试方法,使用供测试形成于 该半导体晶圆表面上的多数个半导体单元用的探 棒; 该半导体晶圆测试方法包含诸步骤: 形成暂时性测试薄膜于该半导体晶圆的表面上以 便可从其分离,使该半导体晶圆上该多数个半导体 单元中每一个形成为具备多数个半导体单元电极, 使该暂时性测试薄膜具备第一绝缘薄膜,形成第一 接线图案于该第一绝缘薄膜上以便从该多数个半 导体单元电极中相对应者引出,形成第二绝缘薄膜 于该第一绝缘薄膜上以便覆盖该第一接线图案,在 该第一接线图案的个别末端形成第二接线图案于 该第二绝缘薄膜上以便从接面电极中相对应者引 出并且在该第二接线图案的个别末端形成多数个 规律地配置之测试电极,以及提供该接面电极于相 对应的半导体单元中,其半导体单元电极已经由该 第一接线图案中相对应者被连接至该接面电极; 藉由施加探棒的多数个探针至该暂时性测试薄膜 中所提供的该多数个规律地配置之测试电极中相 对应者,测试该多数个半导体单元;以及 使该暂时性测试薄膜从该半导体晶圆的表面分离 。5.一种半导体晶圆测试方法,包含诸步骤: 形成绝缘薄膜于载有多数个半导体晶片的晶圆上, 每一晶片包括多数个半导体元件; 形成一金属薄膜经由该绝缘薄膜内一孔被连接至 从该多数个半导体元件中相对应者引出的第一电 极; 藉由蚀刻该金属薄膜,形成适用于晶圆测试的暂时 性接线层; 形成从该暂时性接线层引出的第二电极,并配置多 数个该第二电极在该晶圆上所要的位置; 施加供晶圆测试用的测试探针至该第二电极以便 独立地测试该多数个半导体元件;以及 在已经测试该多数个半导体元件时移除该暂时性 接线层与该多数个第二电极。6.如申请专利范围 第5项之半导体晶圆测试方法,包括了配置晶圆上 的该多数个第二电极使得多数个该测试探针被同 时地施加至供一个配置于彼此垂直的方向上的该 多数个半导体晶片之区块用的该多数个第二电极 。7.如申请专利范围第5项之半导体晶圆测试方法, 包括了配置晶圆上的该多数个第二电极使得多数 个该共通型式的测试探针是用以供该多数个不同 型式的半导体晶片中至少两者用。8.如申请专利 范围第7项之半导体晶圆测试方法,包括了施加该 测试方法至涉及供收缩一原型晶片去产生产品晶 片用的收缩处理之晶片制造,并且藉由配置供原型 晶片用的该多数个第二电极去与产品晶片相容而 持续地使用供原型晶片用的该多数个测试探针去 测试产品晶片。9.如申请专利范围第7项之半导体 晶圆测试方法,进一步地包含了步骤为提供该第二 电极于第一晶片内那些该第一电极外侧,这些第二 电极在其功能上不会和与该第一晶片不同型式的 第二晶片其该第一电极共用,以此方式提供该第二 电极去对应于该第二晶片专用的该第一电极。10. 如申请专利范围第5项之半导体晶圆测试方法,包 括了连接用以独立地测试该半导体元件之输入/输 出信号端子与电源供应端子中至少一个到该暂时 性接线层,并且所连接的具相同功能之端子分别经 由该暂时性接线层内的暂时性接线图型被连接至 该多数个第二电极,所以该多数个第二电极是由该 多数个晶片中至少两者共用。11.如申请专利范围 第10项之半导体晶圆测试方法,其中该多数个第二 电极是被提供在其下无任何半导体晶片的位置。 12.如申请专利范围第5项之半导体晶圆测试方法, 包括了在该暂时性接线层中仅提供该多数个第二 电极。13.如申请专利范围第5项之半导体晶圆测试 方法,包括了为该多数个半导体晶片中每一个提供 一个接近晶片中央所形成的内电路以及一个在晶 片周围形成的外电路,并且该提供第二电极的步骤 包括了诸步骤: 提供该第二电极中第一群用以测试该内电路; 提供该第二电极中第二群用以测试该外电路:以及 连接该内电路的输入/输出信号端子以及该内电路 的电源供应端子中至少一者至该暂时性接线层,以 便被连接至该第二电极中该第一群供测试该内电 路。14.如申请专利范围第5项之半导体晶圆测试方 法,包括了埋入一测试电路供测试晶圆内该多数个 半导体元件,以及经由该暂时性接线层连接该测试 电路至该多数个半导体元件以便测试该多数个半 导体元件。15.一种半导体晶圆测试方法,包含诸步 骤: 形成第一绝缘薄膜于载有多数个半导体晶片的晶 圆上,每一晶片包括多数个半导体元件; 形成第一金属薄膜其经由该第一绝缘薄膜内一孔 被连接至从该多数个半导体元件中相对应者引出 的第一电极; 藉由蚀刻该第一金属薄膜,形成适用于晶圆测试的 第一暂时性接线层; 形成从该第一暂时性接线层引出的第二电极,并且 在该晶圆上所要的位置配置多数个该第二电极; 形成第二绝缘薄膜于该第一金属薄膜上; 形成第二金属薄膜其经由该第二绝缘薄膜内一孔 连接至该第一电极; 藉由蚀刻该第二金属薄膜,形成适用于晶圆测试的 第二暂时性接线层; 形成从该第二暂时性接线层引出的第三电极,并且 在该晶圆上所要的位置配置多数个该第三电极; 施加供晶圆测试用的测试探针至该多数个第二电 极以及该多数个第三电极以便独立地测试该多数 个半导体元件;以及 在已经测试该多数个半导体元件时移除该第一暂 时性接线层、该多数个第二电极、该第二暂时性 接线层以及该多数个第三电极。16.如申请专利范 围第15项之半导体晶圆测试方法,包括了以包括在 该第一暂时性接线层内之第一电容电极层的形式 与包括在该第二暂时性接线层内之第二电容电极 层的形式去提供电容于晶圆上。17.如申请专利范 围第16项之半导体晶圆测试方法,包括了连接该第 一电容电极层到与供操作该多数个半导体元件用 的第一电源相连的诸第二电极,并且该第二电容电 极层被连接至与供操作该多数个半导体元件用的 第二电源相连之诸第三电极。18.一种半导体晶圆 测试方法,包含诸步骤: 形成绝缘薄膜于载有多数个半导体晶片的晶圆上, 每一个晶片包括多数个半导体元件; 形成一金属薄膜其经由该绝缘薄膜内一孔被连接 至从该多数个半导体元件中相对应者引出的第一 电极; 藉由蚀刻该金属薄膜,在晶圆上所要的位置形成第 二电极; 形成暂时性接线层以便包括多数个该第二电极在 内; 使用该暂时性接线层独立地测试该多数个半导体 元件,以便辨识缺陷的半导体元件; 在已经测试该多数个半导体元件时移除该暂时性 接线层;以及 仅重新接线那些从该测试步骤被发现为无缺陷之 半导体元件所引出的第一电极。19.如申请专利范 围第18项之半导体晶圆测试方法,包括了提供该第 二电极为充分地大于该第一电极,使得供测试该多 数个半导体元件中每个用的测试探针被适当地施 加至该第二电极。20.如申请专利范围第18项之半 导体晶圆测试方法,包括了除了多数个各自包括该 多数个半导体元件中相对应者在内的晶胞区块之 外,建构预备晶胞区块到半导体晶片内,所以包括 被该测试步骤发现为缺陷的半导体元件在内之晶 胞区块被排除于该重新接线步骤之外。21.如申请 专利范围第18项之半导体晶圆测试方法,进一步地 包含诸步骤: 从该晶圆恢复包括被该测试步骤发现为无缺陷的 半导体元件在内之半导体晶片。22.一种半导体晶 圆测试方法,包含诸步骤: 形成绝缘薄膜于载有多数个半导体晶片的晶圆上, 每一晶片包括多数个半导体元件; 形成该绝缘薄膜内一孔去对齐从该多数个半导体 元件中相对应者引出的第一电极,以便用此一方式 曝露该第一电极; 形成一金属薄膜其经由该孔被连接至该第一电极; 藉由蚀刻该金属薄膜而形成相对应于该第一电极 的第二电极,并且配置多数个该第二电极于晶圆上 所要的位置; 形成一暂时性接线层以便包括该多数个第二电极 在内; 使用该多数个第二电极独立地测试该多数个半导 体元件,以便辨识缺陷的半导体元件; 在已经测试该多数个半导体元件时移除该暂时性 接线层;以及 仅重新接线那些从被该测试步骤发现为无缺陷之 半导体元件引出的第一电极。23.如申请专利范围 第22项之半导体晶圆测试方法,包括了提供该第二 电极为充分地大于该第一电极,使得供测试该多数 个半导体元件中每个用的测试探针被适当地施加 至该第二电极。24.如申请专利范围第22项之半导 体晶圆测试方法,包括了除了各自包括该多数个半 导体元件中相对应者在内的多数个晶胞区块之外, 建构预备晶胞区块到半导体晶片内,所以包括被该 测试步骤发现为缺陷的半导体元件在内之晶胞区 块从该重新接线步骤被排除。25.如申请专利范围 第22项之半导体晶圆测试方法,进一步地包含诸步 骤: 从该晶圆恢复包括被该测试步骤发现为无缺陷的 半导体元件在内之半导体晶片。26.一种半导体晶 圆测试方法,包含诸步骤: 形成绝缘薄膜于载有多数个半导体晶片的晶圆上, 每一晶片包括多数个半导体元件; 形成该绝缘薄膜内一第一孔去对齐从该多数个半 导体元件中相对应者引出的第一电极,以便用此方 式去曝露该第一电极,并且形成该绝缘薄膜内一第 二孔去对齐包括熔丝构件在内之熔丝电极,以便用 此方式去曝露该熔丝电极; 形成经由该第一孔而与该第一电极之接点部份接 触的第一金属薄膜,并且形成经由该第二孔而与该 第二电极之接点部份接触的第二金属薄膜; 藉由蚀刻该第一金属薄膜而形成相对应于该第一 电极的第二电极,并且配置多数个该第二电极于晶 圆上所要的位置; 使用该第二电极独立地测试该多数个半导体元件, 以便辨识缺陷的半导体元件; 在与对齐该缺陷的半导体元件之该熔丝电极连接 的该第二电极中,引发足够大的电流去熔断与该缺 陷的半导体元件对齐之该熔丝电极的该熔丝构件; 在熔断与该缺陷的半导体元件对齐之该熔丝电极 的该熔丝构件之后,移除一暂时性接线层,其中该 第二电极被形成为连接至与该缺陷的半导体元件 对齐之该熔丝电极;以及 重新接线该多数个半导体元件。27.如申请专利范 围第26项之半导体晶圆测试方法,包括了藉由建构 一材料至该晶圆中而形成该熔丝构件。28.如申请 专利范围第26项之半导体晶圆测试方法,包括了使 用该熔丝构件去形成该第二电极,形成由可在预定 温度以上分解的有机材料制成之该绝缘薄膜,位在 该第二电极之下的该绝缘薄膜藉由在相对应于该 缺陷的半导体元件的缺陷晶胞区块内的电流而被 分解,所以该缺陷的晶胞区块被分离。29.如申请专 利范围第26项之半导体晶圆测试方法,包括了使用 该熔丝构件去形成该第二电极,形成由可在预定温 度以上分解的有机材料制成的该绝缘薄膜,藉由该 多数个半导体晶片中缺陷的部份内之电流而分解 位在该第二电极之下的该绝缘薄膜,所以具有该缺 陷部份的晶片被分离。30.如申请专利范围第29项 之半导体晶圆测试方法,包括了制定形成该第二电 极的该熔丝构件其外形比该第二电极的其它部份 更细,所以温度的上昇可能发生在较细的区域内。 31.一种半导体测试方法,包含诸步骤: 形成绝缘薄膜于载有多数个半导体晶片的晶圆上, 每一晶片包括多数个半导体元件; 在该绝缘薄膜上形成供辨识缺陷的半导体元件用 的辨识符号与辨识字元之一; 藉由读取该辨识符号与该辨识字元之一而完成半 导体晶片生产管理;以及 在已经完成该半导体晶片生产管理之后移除该辨 识符号与该辨识字元之一。32.一种半导体元件,包 含: 一个形成电子电路于其中的元件主体; 多数个被配置于该元件主体表面上第一构造内的 第一电极; 形成于该表面上的一绝缘构件,以便可藉由剥落从 该元件主体移除; 多数个被配置于该绝缘构件上不同于该第一构造 之第二构造内的第二电极;以及 在绝缘构件停留于该表面上的状态中供连接该多 数个第一电极至该多数个第二电极用的电极连接 装置。33.如申请专利范围第32项之半导体元件,其 中该电极连接装置包含了: 多数个形成于该绝缘构件内并与该多数个第一电 极对齐的贯穿孔电极;以及 多数个形成于该绝缘构件内的接线,使得每一该接 线的一末端被连接至该多数个第二电极中相对应 者,并且该多数个接线中每个的另一末端被连接至 该多数个贯穿孔电极中相对应者。34.如申请专利 范围第32项之半导体元件,其中提供多数个该绝缘 构件于数层中,每一层具有交互层接线去连接诸层 。35.如申请专利范围第32项之半导体元件,其中在 该绝缘构件该元件主体之间提供了助剥落剂供有 助放在该绝缘构件与该元件主体之间的移除。36. 如申请专利范围第32项之半导体元件,其中该绝缘 构件是一种对该元件主体形成弱结合的材料。37. 一种供修正半导体元件内电极配置用的电极配置 修正方法,该半导体元件包含: 一个形成电子电路于其中的元件主体; 多数个被配置于该元件主体表面上第一构造内的 第一电极; 形成于该表面上的绝缘构件,以便可藉由剥落从该 元件主体移除; 多数个被配置于该绝缘构件上不同于该第一构造 之第二构造内的第二电极;以及 在绝缘构件停留于该表面上的状态中供连接该多 数个第一电极至该多数个第二电极用的电极连接 装置,其中 该电极配置修正方法包含了步骤为藉由维持该绝 缘构件以及从该元件主体移除该绝缘构件之一而 选取所要的电极配置。38.如申请专利范围第37项 之电极配置修正方法,包括从该元件主体机械式地 移除该绝缘构件。39.如申请专利范围第37项之电 极配置修正方法,包括从该元件主体化学性地移除 该绝缘构件。40.一种半导体元件,包含: 一半导体元件; 被电性地连接至该半导体元件之导线;以及 供密封地容纳该半导体元件用的封装,其中该半导 体元件包含了: 一个形成电子电路于其中的元件主体; 多数个被配置于该元件主体表面上第一构造内的 第一电极; 形成于该表面上的绝缘构件,以便可藉由剥落从该 元件主体移除; 多数个被配置于该绝缘构件上不同于该第一构造 的第二构造内之第二电极;以及 在绝缘构件停留于该表面上的状态中供连接该多 数个第一电极至该多数个第二电极用的电极连接 装置。图式简单说明: 第一图A展示包括于一种依据本发明第一实施例测 试半导体晶圆用的方法内之步骤; 第一图B是显示半导体单元电极之半导体晶圆的侧 面截面图; 第一图C展示具备暂时性测试薄膜的半导体晶圆; 第一图D展示如何施行半导体晶圆的测试; 第一图E及第一图F展示暂时性测试薄膜如何从半 导体晶圆的表面被剥落; 第二图是具暂时性测试薄膜之半导体晶圆组件的 上视图; 第三图是第二图之半导体晶圆组件的放大图; 第四图A及第四图B展示暂时性测试薄膜的构造; 第五图A至第五图D展示暂时性测试薄膜如何被形 成于半导体晶圆的表面上; 第六图A及第六图B展示绝缘薄膜与基础覆盖薄膜 的变形; 第七图展示接线图案的变形; 第八图A及第八图B展示暂时性测试薄膜如何被移 除的变形; 第九图A及第九图B展示暂时性测试薄膜如何被移 除的变形; 第十图A及第十图B展示暂时性测试薄膜的变形; 第十一图A及第十一图B展示第十图A及第十图B的暂 时性测试薄膜如何被移除; 第十二图展示探棒的探针之配置; 第十三图是展示如何依据相关技艺测试半导体晶 圆的上视图; 第十四图是展示如何依据相关技艺测试半导体晶 圆的侧视图; 第十五图是展示如何依据相关技艺测试多数个晶 片的上视图; 第十六图是展示解决相关技艺问题之第二论点用 的半导体晶圆测试方法之原理的流程图; 第十七图是展示依据第二实施例之半导体测试方 法的上视图; 第十八图是展示依据第二实施例之半导体测试方 法的侧视图; 第十九图是展示被配置于X方向内以及Y方向内的 半导体晶片之区块如何依据第二实施例同时地被 测试之上视图; 第二十图是展示第二实施例中所用第二电极与暂 时性的接线层之构造的截面图; 第二十一图是展示第二实施例中所用第二电极与 暂时性的接线层之构造的上视图; 第二十二图A至第二十二图D是展示藉以形成暂时 性的接线层与第二电极之处理程序的截面图; 第二十三图是展示依据第二十二图A至第二十二图 D中所示步骤而形成的暂时性接线层与第二电极如 何被移除之截面图; 第二十四图是展示依据第三实施例之半导体晶圆 测试方法的上视图; 第二十五图是展示依据第三实施例之半导体晶圆 测试方法的侧视图; 第二十六图展示如何依据第三实施例测试被配置 于X方向内以及Y方向内的晶片; 第二十七图展示如何使用共通型式的暂时性测试 垫去测试具有不同功能的两个晶片; 第二十八图是展示在收缩处理之前如何于多数个 晶片上提供暂时性测试垫的上视图; 第二十九图是展示在收缩处理之后如何于多数个 晶片上提供暂时性测试垫的上视图; 第三十图展示如何依据第六实施例完成晶圆预烧 测试; 第三十一图是展示如何不用本发明的暂时性测试 垫而测试晶片的上视图,其中永久垫与测试专用垫 是共存的; 第三十二图是展示如何藉由依据第七实施例之暂 时性测试垫而具体化测试专用的测试垫之上视图; 第三十三图是展示如何不使用本发明的暂时性测 试垫而测试具有逻辑部份与记忆体部份的晶片之 上视图; 第三十四图是展示如何依据本发明的第八实施例 测试具有逻辑部份与记忆体部份的晶之上视图; 第三十五图是展示晶圆上的测试图型产生电路与 半导体单元如何使用本发明的暂时性测试垫彼此 连接之方块图; 第三十六图是展示依据第九实施例之半导体晶圆 测试方法的上视图; 第三十七图是展示依据相关技艺之半导体晶圆测 试方法的上视图; 第三十八图是展示藉以解决相关技艺问题第三论 点之原理的流程图; 第三十九图是展示依据第十实施例之测试方法的 上视图; 第四十图是展示如何仅仅对那些由于半导体元件 测试被发现为无缺陷的晶胞区块完成变更路线之 上视图; 第四十一图是展示包括了第二电极之暂时性接线 层其构造的截面图; 第四十二图是展示包括了第二电极之暂时性接线 层其构造的上视图; 第四十三图A至第四十三图D是展示形成包括了第 二电极在内之暂时性接线层用的处理程序之截面 图; 第四十四图是展示如何移除依据第四十三图A至第 四十三图D所示步骤而形成的暂时性接线层之截面 图; 第四十五图是展示暂时性接线层之构造的截面图, 其中第二电极被形成于建构至晶片内之熔丝构件 的个别末端; 第四十六图是展示暂时性接线层之构造的上视图, 其中第二电极被形成于建构至晶片内之熔丝构件 的个别末端; 第四十七图是展示涉及第四十五图的熔丝构件之 电性连接的概要上视图; 第四十八图是展示暂时性接线层之构造的截面图, 其中第二电极是使用熔丝构件形成; 第四十九图是展示暂时性接线层之构造的上视图, 其中第二电极是使用熔丝构件形成; 第五十图是展示供暂时性接线用的熔丝构件被分 离之横截面的截面图; 第五十一图展示半导体晶圆测试方法如何被施加 至具有由整个晶圆共用的记忆体功能之晶圆记忆 体; 第五十二图是上视图展示第十实施例的半导体晶 圆测试方法如何藉由使用暂时性接线层去显示晶 片辨识字元而被施加至晶片生产管理; 第五十三图是展示如何读取第五十二图的晶片辨 识字元的透视图; 第五十四图展示沿纬线延长的封装; 第五十五图展示沿经线延长的封装; 第五十六图展示在沿纬线延长之封装内的半导体 元件如何被连接至导线; 第五十七图展示在沿经线延长之封装内的半导体 元件如何被连接至导线; 第五十八图展示依据本发明第十一实施例的半导 体元件; 第五十九图展示依据第十一实施例的另一半导体 元件; 第六十图展示依据第十一实施例的半导体元件; 第六十一图展示一种藉由化学装置使绝缘薄膜从 元件主体剥落的方法;以及 第六十二图展示一种不施加剥落力至绝缘薄膜而 藉由化学装置使绝缘薄膜从元件主体剥落的方法 。 |
