半导体装置及其制造方法

摘要

本发明的目的是改进半导体集成电路装置的抗ＥＳＤ能力，使Ｎ沟道型ＭＯＳ晶体管的漏区中的Ｎ－型杂质的表面浓度，在栅电极端的栅电极方向的最大值，大于５Ｅ１８／cm³，并有在表面方向单调变化的浓度分布，该分布中在杂质浓度小于５Ｅ１８／cm³的部分无弯折。从而实现具有高抗ＥＳＤ能力的ＩＣ。

主权项

1.一种半导体器件，包括N沟道MOS晶体管和另一个MOS元件，所述N沟道MOS晶体管带有一个第一导电型的半导体衬底，由使用保护层由双层掩膜形成的一个轻掺杂漏区和一个重掺杂漏区，一个栅极和靠近该栅极位于漏区背面的源区，所述N沟道MOS晶体管位于所述半导体器件的输入或输出端；所述MOS元件带有使用栅极由一个掩膜形成的一个轻掺杂漏区和一个重掺杂漏区。