半导体存储器件

摘要

一种半导体存储器件，包括由存储单元阵列及其附属的读出放大器和译码器组成的核心块１、２、３、４，块间区域１０，设于核心块之间的焊盘ＩＯ Ｐａｄ、ＡＰａｄ，各种总线ＩＯ Ｂｕｓ、ＡＢｕｓ和连接区域１２，连接区域中地址总线Ａ Ｂｕｓ折成弯曲状，块间区域中输入输出总线、地址总线依次排列，而且数据信号线、地址信号线和控制信号线在上述块间区域与地址总线和输入输出总线连接。采用本发明，利用中部焊盘布局时也能高效布线，以小面积处理大量信号布线，实现存储器件高速化。

主权项

1.一种半导体存储器件，具有由多个存储单元配置成行列状 的存储单元阵列及其附属的读出放大器和译码器组成的第1、第 2、第3和第4核心块(1、2、3、4)，其特征在于包括： 配置在所述第1和第3核心块以及第2和第4核心块之间，设 有数据信号线、地址信号线和控制信号线的块间区域(10)； 由配置在所述第1核心块与所述第2核心块之间的多个焊盘组 成的第1焊盘(IOPad)； 由配置在所述第3核心块与所述第4核心块之间的多个焊盘组 成的第2焊盘(APad)； 由所述第1焊盘两侧延伸到所述块间区域的第1和第2总线(IO Bus)； 由所述第2焊盘两侧延伸到所述块间区域的第3和第4总线(A Bus)；以及 设置在所述第2焊盘与所述块间区域之间的连接区域(12)， 所述第3和第4总线在所述连接区域折成弯曲状，所述块间区 域内所述第1总线、第3总线、第4总线、第2总线顺序配置，所 述数据信号线、地址信号线和控制信号线在所述块间区域与所述第 1、第2、第3和第4总线连接。