发明名称 薄膜半导体集成电路
摘要 在由薄膜晶体管(TFTS)构成的半导体集成电路中,通过在至少包括一个P-沟型TFT的电路和至少包括一个N-沟型TFT的电路之间设置传输门电路,P-沟道型TFT或者N-沟道型TFT构成非门,或与非门电路。N-沟道型TFT接地。用设置的传输门电路,或P-沟道或N-沟道型TFT产生电压降,因而,减少了接地的N-沟道型TFT的漏电压,并使N-沟道型TFT的漏区附近的电场减弱。
申请公布号 CN1052815C 申请公布日期 2000.05.24
申请号 CN95107139.4 申请日期 1995.05.19
申请人 株式会社半导体能源研究所 发明人 河崎祐司;小山润
分类号 H01L27/12;H03K17/10;H03K17/687 主分类号 H01L27/12
代理机构 中国专利代理(香港)有限公司 代理人 萧掬昌;张志醒
主权项 1.一种半导体集成电路,包括:一个第一晶体管电路,包含至少一个P-沟道型晶体管,并有第一信号输入端和第一信号输出端;一个第二晶体管电路,包含至少一个N-沟道型晶体管,并有与第一信号输入端连接的第二信号输入端和第二信号输出端;该半导体集成电路的特征在于:至少有一个传输门电路,设置在第一和第二信号输出端之间,并与该第一和第二信号输出端电连接,所述传输门电路有两个输入端,而加到所述第一和第二晶体管电路上的一个输入信号输入到该传输门电路的两个输入端上。
地址 日本神奈川县厚木市