| 主权项 |
1.一种不变性记忆装置,其特征为:具有设定有程式模态与通常读出模态的不变性记忆体,及连接于上述不变性记忆体的暂存器,在设定有上述程式模态时,实行上述程式模态所必需之复数资料供应于上述控制器,且各该上述资料由上述暂存器读出并供应于上述不变性记忆体者。2.如申请专利范围第1项所述之不变性记忆装置,其中,在上述程式模态包括资料重写动作,重写该资料所必需之位址资料,重写资料及控制资料供应于上述暂存器,且各该上述资料由上述暂存器读出,即可实行上述不变性记忆体之资料重写者。3.如申请专利范围第1项所述之不变性记忆装置,其中,在上述程式模态包括重写资料之读出动作,该重写资料读出所必需之位址资料及控制资料供应于上述暂存器,且各该上述资料由上述暂存器读出,即可实行来自上述不变性记忆体之上述重写资料之读出,读出之上述重写资料系经由上述暂存器输出者。4.如申请专利范围第1项所述之不变性记忆装置,其中,在上述程式模态包括资料抹除动作,该资料抹除所必需之位址资料及控制资料供应于上述暂存器,且各该上述资料被读出,即可实行上述不变性记忆体之资料抹除动作者。5.如申请专利范围第1项所述之不变性记忆装置,其中,上述暂存器系包括复数正反器,上述控制资料供应于上述复数正反器,且被读出,即可将实行上述程式模态所必需的复数控制定时信号供应于上述不变性记忆体者。6.如申请专利范围第1项所述之不变性记忆装置,其中,上述复数控制定时信号之至少一种信号,系成为主动之逻辑与其他不同者。7.如申请专利范围第1项至第6项中任何一项所述之不变性记忆装置,其中,又具有输入输出装置,供应于上述暂存器之上述资料系经由上述输入输出装置由装置外部输入者。8.一种微电脑,其特征为:具有设定有程式模态与通常读出模态的不变性记忆体,及连接于上述不变性记忆体的暂存器,及在上述通常读出模态时存取于上述不变性记忆体的中央演算处理单元,在设有上述程式模态时,实行上述程式模态所必需之资料供应于上述暂存器,且各该上述资料由上述暂存器读出并供应于上述不变性记忆体者。9.如申请专利范围第8项所述之微电脑,其中,上述暂存器系具有位址値者。10.如申请专利范围第9项所述之微电脑,其中,上述暂存器之位址値,系存在于与分配上述不变性记忆体。11.如申请专利范围第10项所述之微电脑,其中,又具有输入输出装置,供应于上述暂存器之信号系经由上述输入输出装置由外部输入者。12.如申请专利范围第11项所述之微电脑,其中,上述暂存器之位址値系经由上述输入输出装置由外部所输入之信号所指定者。13.如申请专利范围第11项所述之微电脑,其中,记忆于上述暂存器之资料値系经由上述输入输出装置由外部输入者;14.如申请专利范围第11项所述之微电脑,其中,记忆于上述暂存器之资料値系经由上述输入输出装置由外部所输入之信号可实行初期化者。15.如申请专利范围第14项所述之微电脑,其中,上述输入输出装置系包括复数资料以并联输入的并联输入输出装置,经由上述并联输入输出装置所输入的上述复数资料供应于上述暂存器者。16.如申请专利范围第15项所述之微电脑,其中,又具有连接于上述中央演算处理单元的资料滙流排,及将上述并联输入输出装置择一地连接于上述资料滙流排及上述暂存器之一方的第1开关;上述第1开关,系在上述程式模态时将上述并联输入输出装置连接于上述暂存器,而在上述通常读出模态时将上述并联输入输出装置连接于上述资料滙流排者。17.如申请专利范围第16项所述之微电脑,其中,又具有将上述不变性记忆体之输入输出线,择一地连接于上述资料滙流排及上述暂存器之一方的第2开关,上述第2开关系在上述程式模态时将上述不变性记忆体之上述输入输出线连接于上述暂存器,而在上述通常读出模态时将上述不变性记忆体之上述输入输出线连接于上述资料滙流排者。18.如申请专利范围第14项所述之微电脑,其中,上述输入输出装置系包括复数资料以串联所输入的串联输入输出装置,上述中央演算处理单元,系将经由上述串联输入输出装置串联输入的上述复数资料,并联地供应于上述暂存器者。19.如申请专利范围第17项所述之微电脑,其中,又具有连接于上述中央演算处理单元的资料滙流排,及将上述不变性记忆体之输入输出线,择一地连接于上述资料滙流排及上述暂存之一方的开关;上述开关系在上述程式模态时将上述不变性记忆体之上述输入输出线连接于上述暂存器,而在上述通常读出模态时将上述不变性记忆体之上述输入输出线连接于上述资料滙流排者。20.如申请专利范围第14项所述之微电脑,其中,上述程式模态系包括串联输入模态与并联输入模态,上述输入输出装置,系包括在上述串联输入模态时以串联输入复数资料的串联输入输出装置,及在上述并联输入模态时以并联输入上述复数资料的并联输入输出装置,在上述串联输入模态时,经由上述串联输入输出装置串联输入之上述复数资料,藉由上述中央演算处理单元并联地供应于上述暂存器,在上述并联输入模态时,经由上述并联输入输出装置输入之上述复数资料供应于上述暂存器者。21.如申请专利范围第20项所述之微电脑,其中,又具有连接于上述中央演算处理单元的资料滙流排,及将上述并联输入输出装置,择一地连接于上述资料滙流排及上述暂存器之一方的第1开关,及将上述不变性记忆体之输入输出线,择一地连接于上述资料滙流排及上述暂存器之一方的第2开关,上述第1开关,系在上述程式模态时将上述并联输入输出装置连接于上述暂存器,而在上述通常读出模态时将上述并联输入输出装置连接于上述资料滙流排,上述第2开关系在上述程式模态时将上述不变性记忆体之上述输入输出线连接于上述暂存器,而在上述通常读出模态时将上述不变性记忆体之上述输入输出线连接于上述资料滙流排者。图式简单说明:第一图系表示本发明之微电脑之一例子的方块图。第二图A至第二图C系表示用以说明不同动作模态时之记忆空间的概略说明图。第三图系表示于第一图的微电脑之暂存器块及EEPROM块的详细图。第四图系表示将表示于第三图的暂存器块之内部构成之一例的方块图。第五图系表示用以说明对于EEPROM之资料写入的时序图。第六图系表示暂存器块内之暂存器之构成元件的概略说明图。第七图系表示暂存器块内之控制信号产生用暂存器的概略说明图。第八图系表示暂存器块内之重写资料用暂存器的概略说明图。第九图系表示依以往技术之半导体装置之构成的方块图。第十图系表示说明依以往技术对于EEPROM之资料写入的时序图。第十一图系表示说明依以往技术对于EEPROM之资料抹除的时序图。 |
