| 主权项 |
1.一种维持快取一致性之方法,于一具有多个节点和分层式快取记忆体的共享记忆体系统中,该方法维持该系统内的快取一致性以回应读取或写入存取指令,其中每一节点皆是一共享记忆体的多处理器,该方法包含:a.维持该系统中一最高层快取记忆体之每一线之状态拥有者资讯,该状态拥有者资讯指示一唯读线的那一个节点首先读取该唯读线,且该状态资讯指示一读取/写入线的那个节点是一最后节点,以使它首先读取该读取/写入线,或是使它最后修正该读取/写入线,其中用于每一快取线的每一个被指示的节点是一拥有该每一快取线的节点;以及b.若在该系统中快取记忆体的该最高层处的节点之一的快取记忆体发出一读取或写入存取到一在该系统的最高层快取记忆体中遗失的线上时,则以后来拥有该快取线的节点将该快取线放在一与该具最高层快取记忆体记忆体互连的滙流排上。2.一种维持快取一致性于具有许多节点的共享记忆体系统中,该方法维持跨过该系统中至少三层快取记忆体之快取一致性,其中每一节点皆是一共享记忆体的多处理器,该方法包含:a.维持用于该系统中的快取记忆体之每一条具最高层线之状态拥有者资讯,该状态拥有者资讯指示一唯读线的那一个节点首先读取该唯读线,和该状态资讯指示一读取/写入线的那个节点最后修正该读取/写入线,该后来的快取记忆体系为拥有者节点;b.若在该系统的最高层快取记忆体处之一非拥有的快取记忆体发出一读取存取至该每一线上时,则该拥有者节点之一将会将快取节点放置在一与该最高层快取记忆体互连的滙流排上;c.若该系统的一较低层快取记忆体发出一写入请求至一快取线上时,则较高的层快取记忆体将一无效化信号送到较高层的滙流排上,以显示在该较低层的快取记忆体中之资讯是无效的,且较高层的快取记忆体将用于该写入请求的资料传送到该较高层滙流排的请求器上;以及d.使在一拥有该较高层之存取线的节点内之该较高层快取线的状态变为无效。3.一种用以当在一最高层快取记忆体内做一快取线存取而发生一页遗失时解配置一页之方法,于一具有多个节点和分层式快取记忆体的共享记忆体系统中,其中每一节点系为一共享记忆体的多处理器,该方法包含:a.对该页的每一线送出一无效化信号至一较低层快取记忆体;b.若任何该较低层之快取线已修正该页之该线时,则将该修正的线传送到该最高层快取记忆体;c.将该最高层快取记忆体内的所有修正线传送到另一个最高层快取记忆体上;和d.将该页配置到该另一个最高层快取记忆体,以在该另一个较高层快取记忆体中提供一空间来储存该页的每一条线。图式简单说明:第一图所示为本发明所使用的分层式滙流排简单COMA架构之示意图。第二图所示为本发明所使用的分层式滙流排多级式互连网路架构的示意图。第三图所示为根据本发明之快取一致性状态图。 |
