| 主权项 |
1. 一种三次元图像描绘装置,包括: 一帧缓冲器,用于储存一显示装置之显示画面所对 应 之显示资料; 一二次元绘图电路,用于进行座标演算,以绘制特 定 之二次元图像到该帧缓冲器; 一Z缓冲器,用于储存深度资料,以进行三次元绘图 到该帧缓冲器; 一三次元直线绘图电路,根据储存于该Z缓冲器之 深 度资料,以进行三次元绘制到该帧缓冲器 一记忆体控制电路,用于控制对于缓冲器的存取; 及 一位元数改变电路,用于改变在该二次元绘图电路 中 之座标演算中每一个像素的位元数,将其改变为该 帧缓冲 器中绘图电路所对应的数目,或是该Z缓冲器中深 度资料 所对应的数目, 其中, 该帧缓冲器与Z缓冲器之区域被建立在相同的物理 记 忆体中;且 该位元数改变电路藉由改变在该二次元绘图电路 之座 标演算中每一个像素的位元数,以及藉由该二次元 绘图电 路的座标演算,选择性的进行绘制至该帧缓冲器或 设定深 度资料到该Z缓冲器。2. 如申请专利范围第1项之 图像绘制装置,其中该位 元数改变电路以位元组为单位改变每一个像素之 位元数。3. 如申请专利范围第1项之图像绘制装置 ,其中该位 元数改变电路设定为:该帧缓冲器中绘图电路所对 应的数 目,或是该Z缓冲器中深度资料所对应的位元数。4. 如申请专利范围第1项之图像绘制装置,其中该二 次元绘图电路包含:一个用于设定特定图形的绘制 地区, 且根据在该区域设定电路中所设定的绘制区之位 址,选择 性的存取该帧缓冲器或Z缓冲器。5. 如申请专利范 围第4项之图像绘制装置,其中该二 次元绘图电路包含:一位元数目设定电路,用于设 定每个 像素之位元数;及一资料设定电路,用于设定写于 该特定 图形之资料, 该二次元绘图电路储存该位元数设定电路中该帧 缓冲 器所对应的位元数,并且当绘制至该帧缓冲器时, 在该资 料设定电路中储存颜色资料;此外,该二次元绘图 电路储 存该位元数设定电路中该Z缓冲器所对应的位元数 ,且当 设定到该Z缓冲器时,储存深度资料到该资料设定 电路。6. 如申请专利范围第1项之图像绘制装置, 其中该二 次元绘图电路绘制二次元直线。7. 如申请专利范 围第1项之图像绘制装置,其中该二 次元绘图电路填满两个二次元矩形区域。8. 如申 请专利范围第1项之图像绘制装置,其中该二 次元绘图电路将二次元矩形区域传送到其它的位 置。9. 如申请专利范围第1项之图像绘制装置,其 中该三 次元直线绘图电路将在三次元直线输入之点上的 深度资料 与储存于该Z缓冲器的深度资料相比较,并选取有 较小深 度的资料,并写入资料至该帧缓冲器中。10. 一种 三次元图像绘制装置,包括: 一帧缓冲器,用于储存一显示装置之显示画面所对 应 之显示资料; 一二次元绘图电路,用于进行座标运算以将特定之 二 次元图像绘制至该帧缓冲器; 一Z缓冲器,用于储存进行三次元绘图到该帧缓冲 器 之深度资料; 一三次元直线绘图电路,在该帧缓冲器中依上述之 储 存于该Z缓冲器的深度资料进行三次元绘图;及 一记忆体控制电路,用于控制对该等缓冲器之存取 ; 其中: 该帧缓冲器与Z缓冲器之区域建立于相同的物理记 忆 体中; 该物理记忆体包含两个具有相同大小且每个像素 有相 同位元数的帧缓冲器;且 该记忆体控制电路藉由交替地绘制到该两帧缓冲 器, 以使用该等帧缓冲器作为动画用双缓冲器。 |
