| 摘要 |
Sigma-Delta-Modulator zur Umwandlung eines analog oder digital vorliegenden, niederfrequenten Eingangssignals (X) hoher Auflösung in ein quantisiertes Analog- oder Digitalsignal (Y), mit einer Fehlerrückkoppelschaltung zur Unterdrückung von Quantisierungsfehlern, wobei er Mittel (Z·-1·) zur Verzögerung des Eingangssignals (X) um i Abtastperioden zum Erhalt verzögerter Eingangssignale (X¶i¶), wobei i = 1, 2, ... n ist, Mittel (2) zur Addition der um i Abtastperioden verzögerten Eingangssignale (X¶i¶) zum Erhalt eines Summensignals (S¶1¶), Mittel (Q, Q¶0¶, Q¶1¶ bis Q¶n¶, 3) zur Erzeugung quantisierter, um i Abtastperioden verzögerter Eingangssignale (VZ¶i¶) und zur Addition der verzögerten, quantisierten Eingangssignale (VZ¶i¶) zum Erhalt eines zweiten Summensignals (S¶2¶) und Mittel (1) zur Subtraktion der Summensignale (S¶1¶) und S¶2¶) von einem aktuellen Wert des Eingangssignals (X) aufweist.
|
