控制存储器时钟信号的计算机系统及其控制方法

摘要

一种用于控制DIMM插槽的存储器时钟信号的计算机系统,包括用于控制66MHz或100MHz系统总线时钟信号生成的处理器,支持66MHz或100MHz系统总线时钟信号的DIMM存储器模块,用于生成66MHz或100MHz系统总线时钟信号的时钟发生器,时钟缓冲器,第一和第二系统控制器。其中,根据插入的存储器模块的类型,切断未使用的存储器模块插槽的时钟信号或切断正在使用的存储器模块插槽的未使用时钟信号。

主权项

1.一种包括用于输出控制信号以生成第一或第二总线时钟信号的处理器，和至少一个存储器模块的计算机系统，包括：第一系统控制器，从所述存储器模块中读取主数据然后输出与所述存储器数据对应的设置数据；时钟发生器，根据控制信号输出与所述设置数据对应的第一或第二HOST时钟信号；第二系统控制器，根据所述第一或第二HOST时钟信号，输出作为所述存储器模块的存储器时钟信号参考的第一或第二参考时钟信号；和时钟缓冲器，用于接收所述第一或第二参考时钟信号然后将与所述设置数据对应的第一至第四存储器时钟信号输出至所述存储器模块，其中，如果所述存储器模块为单面型存储器模块，那么所述时钟缓冲器通过所述设置数据切断所述第一至第四存储器时钟信号中所述单面存储器模块未使用的存储器时钟信号。