发明名称 半导体器件及其制造方法
摘要 在半导体基片的元件区上形成第一导电膜4。在半导体基片上形成一绝缘膜5,以覆盖第一导电膜。第二导电膜6覆盖绝缘膜的端部。该第一导电膜被用作MOS晶体管的栅电极,而第二导电膜6被用作覆盖和保护绝缘膜端部和双极晶体管引出电极的保护膜。对导电层刻图所获得的第二导电膜覆盖和保护绝缘膜5的端部。再对导电层刻图,以便覆盖住绝缘膜5的端部及其上形成的台阶部位,再用该图形进行各向异性刻蚀。如此可避免在因覆盖第一导电膜所形成的台阶部位上的第二导电膜的侧壁形成残留物。
申请公布号 CN1051642C 申请公布日期 2000.04.19
申请号 CN95105165.2 申请日期 1995.04.14
申请人 株式会社东芝 发明人 木村幸治;中岛雄一;川本浩
分类号 H01L27/06;H01L21/3105;H01L21/8249 主分类号 H01L27/06
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 王以平
主权项 1.一种半导体器件,包括一半导体基片,该基片具有一第一元件区、一第二元件区和位于该第一元件区和第二元件区之间的中间区,其特征在于所述半导体器件还包括:一形成在所述半导体基片的所述中间区上的第一绝缘膜(2);一形成在所述半导体基片的所述第一元件区上的第二绝缘膜(5),该第二绝缘膜延伸到所述中间区的一个部位,其一个端部覆盖住该中间区的所述部位;一形成在所述第二绝缘膜的所述端部之上的导电膜(6),该导电膜延伸至所述第一绝缘膜(2)和所述第二绝缘膜(5)上,以及一形成在所述第二元件区上的布线膜(6),所述布线膜和导电膜是通过把同一层膜制成的图形而形成的,且所述布线膜和导电膜互相电绝缘。
地址 日本神奈川