控制半导体晶片之插塞状掺杂多晶矽层内之掺质扩散的方法

摘要

本发明系提供一种控制半导体晶片上插塞状之掺杂多晶矽(doped polysilicon)层内之掺质(dopants)扩散的方法，防止如位元线插塞(bit line plug)等元件之掺杂多晶矽层内的掺质扩散至相接触之导电层而引起次起始漏电流(sub-threshold leakage)。该方法包含有下列步骤:(l)于该介电层与导电层所形成之插塞状凹槽的表面形成一未掺杂多晶矽层;(2)于该插塞状凹槽内未掺杂多晶矽层之表面形成一掺杂多晶矽层;(3)将该半导体晶片进行热处理以使该插塞状凹槽内之掺杂多晶矽层与该未掺杂多晶矽层相作用来形成一完整之掺杂多晶矽层。

主权项

1.一种控制半导体晶片上插塞状之掺杂多晶矽(doped polysilicon)层内之掺质(Dopants)由其底侧之接触面扩散至其下之导电层的方法,该插塞状掺杂多晶矽层之侧边系相邻于一介电层,该导电层系位于介电层之底侧,该方法包含有:(1).于该介电层与导电层所形成之插塞状凹槽的表面形成一未掺杂之矽层;(2).于该插塞状凹槽内未掺杂之矽层之表面形成一掺杂多晶矽层;(3).将该半导体晶片进行热处理以使该插塞状凹槽内之掺杂多晶矽层与该未掺杂之矽层相作用来形成一完整之掺杂多晶矽层。2.如申请专利第1项之方法,其中该未掺杂之矽层系由未掺杂之多晶矽(updoped polysilicon)所构成。3.如申请专利第1项之方法,其中该未掺杂之矽层系由未掺杂之非晶矽(updoped amorphous silicon)所构成。4.如申请专利第1项之方法,其中该掺杂多晶矽层系由周期表上之3A或5A族元素之离子掺入多晶矽内所形成。5.如申请专利第1项之方法,其中该掺杂多晶矽层系由磷离子掺入多晶矽内所形成。6.如申请专利第1项之方法,其中该掺杂多晶矽层系以同时生成(in-situ)的方式形成于该未掺杂之矽层之表面。7.如申请专利第1项之方法,其中该插塞状凹槽内之掺杂多晶矽层与该未掺杂之矽层的体积比约为1:1到4:1之间。图式简单说明:第一图为一单一电晶体DRAM胞的结构示意图。第二图为利用本发明之方法所形成之单一电晶体DRAM胞的结构示意图。