发明名称 Integrated circuit with adjustable delay units for clock signals
摘要 Die integrierte Schaltung weist eine erste einstellbare Verzögerungseinheit (V1) auf, der ein erstes Taktsignal (CLK) zugeführt wird, und eine zweite einstellbare Verzögerungseinheit (V2), der ein zweites Taktsignal (/CLK) zugeführt wird. Ein Phasendetektor (Δϕ) ist mit dem Eingang und mit dem Ausgang der ersten Verzögerungseinheit (V1) verbunden. Eine Steuereinheit (CTR) dient zur Ausregelung der vom Phasendetektor (Δϕ) festgestellten Phasendifferenz und steuert die Verzögerungszeit der ersten Verzögerungseinheit (V1) in entsprechender Weise. Sie stellt außerdem die Verzögerungszeit der zweiten Verzögerungseinheit (V2) auf im wesentlichen den gleichen Wert ein wie diejenige der ersten Verzögerungseinheit (V1). Weiterhin ist der Ausgang der zweiten Verzögerungseinheit (V2) mit dem Eingang einer dritten einstellbaren Verzögerungseinheit (V3) verbunden. <IMAGE>
申请公布号 EP0991192(A2) 申请公布日期 2000.04.05
申请号 EP19990117723 申请日期 1999.09.08
申请人 SIEMENS AKTIENGESELLSCHAFT 发明人 HEYNE, PATRICK
分类号 H03L7/081;(IPC1-7):H03L7/081 主分类号 H03L7/081
代理机构 代理人
主权项
地址