双栅衬底极板动态随机存取存储器单元阵列

摘要

一种高密度的衬底极板沟槽ＤＲＡＭ单元存储器件及其工艺，毗邻深沟槽电容器形成一隐埋区域，以使ＤＲＡＭ转移ＦＥＴ的衬底能与半导体衬底上的其它ＦＥＴ电绝缘。隐埋层被穿通区域接触其周界线，完成其隔离。由于较好的控制寄生器件，联合区域减少了电荷损失。

主权项

1.一种动态随机存取存储(DRAM)器件，包括：一个具有第一种导电类型的第一区域的半导体衬底；至少一个动态存储单元阵列，每个单元包括一个与存储电容器相耦连的存取晶体管，每个存储单元的晶体管形成在所说的半导体衬底的一个第二区域内，每个存取晶体管具有一控制电极、一数据线接触区，一存储节点和一沟道区域；以及形成于所说的衬底中多个沟槽内的多个信号存储电容器，每个电容器包括一个信号存储节点和一个由介质绝缘体分开的基准电压节点，该基准节点同所说的衬底相连接，每个电容器的存储节点同所说的存取晶体管之一相对应的存储节点相连接；其特征在于还包括：用于将所说的一个阵列内的存取晶体管的全部沟道区域同所说的衬底的第一区域在结构上和在电学上隔离的装置，所说的装置包括一个其导电类型同所说的第一区域相反的第三区域，所说的第三区域形成于所说的第一区域和第二区域之间，所说的第三区域贯穿所有的所述沟槽；以及用于使所说衬底的第一、第二和第三区域偏置在第一、第二和第三不同的基准电压的装置。