隔层快速单元工艺

摘要

一种快速ＥＰＲＯＭ单元，通过在编程期间在浮动栅（４２）与位线（４６）之间提供垂直耦合而具有减小的单元尺寸。擦除操作是通过从多晶硅隔层（４２）的尖端到控制栅极（３８）的电子隧穿而完成的。单元是配装的，从而阵列内各单元的源极（３２）是一个邻接单元的源极，而漏极（３４）为对另一个邻接单元的漏极。该单元是通过最好是场氧化物的第一绝缘物（１０６）中的开口将漏极区形成在衬底（１０４）中而形成的。在衬底（１０４）上的第一绝缘体（１０６）上及沿开口的侧壁最好淀积一薄层第二绝缘体（１１２），从而开口覆盖有一薄的绝缘层。在绝缘开口中填充一个第一掺杂的多晶硅层（１１４）。有选择地去除场氧化物（１０６）。生长栅极氧化物（１１８）及构成一个第二多晶硅层，然后加以蚀刻以构成沿第一多晶硅（１１４）第二绝缘物结构（１１２）的边沿的隔层（１２４）。有选择地蚀刻第二多晶硅及在其上形成隧道绝缘层。在隧道绝缘层上形成一个第三多晶硅层（３８）。

主权项

1.一种非易失性存储器单元，包括：a.一块平面衬底；b.藕合到该衬底上的一个浮动栅极； 所述非易失性存储器单元的特征在于： 该浮动栅极由被绝缘材料包围的导电材料构成，进而，其中 的浮动栅极具有沿一条轴长于沿其另一条轴的截面，该浮动栅极 至少具有一个平行于基本上垂直于衬底的较长轴的一个表面，该 浮动栅极在距衬底最远的表面的一端具有一个尖端；以及c.一个控制栅极，该控制栅极与衬底藕合，从而使该浮动栅极位于 该控制栅极与衬底之间，其中，该控制栅极由该绝缘材料与该浮 动栅极隔开，使得该控制栅极只与距衬底最远的一部分浮动栅极 重叠，并且只与这一重叠区中的浮动栅极紧密地接近。