| 主权项 |
1.一种电装置,包含:一绝缘基底;一主动式矩阵电路,包括形成在该绝缘基底第一表面上之至少一个薄膜电晶体;一驱动电路,包括形成在绝缘基底之该第一表面上之至少另一膜薄电晶体,以作为驱动该主动式矩阵电路;一计数基底,面对该绝缘基底之第一表面,且有一液晶材质位在该基底以及该表面之间,其中该绝缘基底延伸超过于计数基底之至少一侧缘以提供一扩展部份;以及至少一半导体积体电路晶片,位在绝缘基底延伸部份之该第一表面之上,且经操作以与驱动电路连接,其中该至少一薄膜电晶体以及该至少另一薄膜电晶体系自一共用半导体膜中成型,该膜系成型在该绝缘基底之第一表面。2.如申请专利范围第1项之装置,其中该半导体积体电路晶片系藉由线接合而与驱动电路连接。3.如申请专利范围第1项之装置,其中该半导体积体电路晶片系藉由COG(玻璃上之晶片)而与驱动电路连接。4.如申请专利范围第1项之装置,其中该半导体积体电路晶片包含一中央处理单元。5.如申请专利范围第1项之装置,其中该半导体积体电路晶片包含一记忆体。6.如申请专利范围第1项之装置,其中该绝缘基底包含一玻璃基底。7.一种液晶显示装置,包含:一基底,具有第一表面;一主动式矩阵电路,包含成型在基底第一表面上之至少一薄膜电晶体;一驱动电路,包含至少另一薄膜电晶体,以驱动成型在基底第一表面上之主动式矩阵电路;以及至少一半导体积体电路晶片,位在积体第一表面之上,且经操作以连接该驱动电路,其中该至少一薄膜电晶体以及该至少另一薄膜电晶体系自一共用半导体膜而成型,该膜系在基底第一表面上成型,且其中主动式矩阵电路之该至少一薄膜电晶体在通道区以及吸极区之间具有至少一微渗杂之吸极在其中。8.如申请专利范围第7项之装置,其中该单晶半导体积体电路晶片包含一中央处理单元。9.如申请专利范围第7项之装置,其中该单晶半导体积体电路晶片包含一记忆体。10.一种液晶显示装置,包含:一绝缘基底;一主动式矩阵电路,包括至少一个薄膜电晶体;一驱动电路,包括至少另一膜薄电晶体,以作为驱动该主动式矩阵电路;以及一控制电路以控制该驱动电路,该控制电路系经操作以与该驱动电路相连接;其中该主动式矩阵电路,驱动电路以及该控制电路系成型在绝缘基底之上,且其中该控制电路具有至少一半导体积体电路晶片;以及其中该至少一薄膜电晶体以及该至少另一薄膜电晶体系自一共用半导体薄膜所成型,该薄膜系成型在绝缘基底之上。11.一种液晶显示装置,包含:一绝缘基底;一主动式矩阵电路,包括至少一个薄膜电晶体;一驱动电路,包括至少另一膜薄电晶体,以作为驱动该主动式矩阵电路;以及一半导体积体电路晶片,系接合在该绝缘积体之上,且经操作以连接至该驱动电路,其中该主动式矩阵电路以及该驱动电路系自一共用半导体膜而成型,该膜成型在绝缘基底之上。12.一种电装置,包含:一基底具有一绝缘表面;多个薄膜电晶体,成型在绝缘表面之上,该多个薄膜电晶体系自一共用半导体薄膜而成型,该膜系成型在该绝缘表面;以及至少一单一矽晶半导体积体电路晶片,成型在绝缘表面之上;其中薄膜电晶体之至少一个系作为一主动式矩阵电路,至少另一薄膜电晶体系作为一驱动电路,以驱动该主动式矩阵电路,且该半导体积体电路晶片系作为控制电路,以控制该驱动电路,且其中该共用半导体膜系藉由将含有渗杂在该绝缘表面上之非晶矽的半导体膜予以结晶而成型。13.如申请专利范围第12项之装置,其中该积体包含一玻璃基底。14.如申请专利范围第12项之装置,其中该单晶矽半导体积体电路晶片系以线连接而与驱动电路相连接。15.如申请专利范围第12项之装置,其中该单晶矽半导体积体电路晶片系藉由COG(玻璃上之晶片)而与驱动电路连接。16.一种电装置,包含:一第一基底;一主动式矩阵电路,以至少一薄膜电晶体而成型在该第一基底之上;一驱动电路,以作为驱动该主动式矩阵电路之至少另一薄膜电晶体而成型在该第一基底之上;一第二基底,以一间隙在其间而面对该第一基底,该第一基底系延伸超过该第二基底之至少一侧缘,以提供一延伸部份;以及一半导体积体电路晶片,位在该第一基底之延伸部位之上,而经操作以与该驱动电路相连接,该至少一薄膜电晶体以及该另一薄膜电晶体系自一共用半导体薄膜而成型,该膜之获得系藉由将含有在该第一基底上渗杂非晶矽之一半导体膜予以结晶。17.如申请专利范围第16项之装置,其中该另一非单晶矽薄膜电晶体系一互补式。18.如申请专利范围第16项之装置,其中该另一非单晶矽薄膜电晶体只具有P式TFT。19.如申请专利范围第16项之装置,其中该另一非单晶矽薄膜电晶体只具有N式TFT。20.如申请专利范围第1项之装置,其中该主动式电路之薄膜电晶体具有与该驱动电路之薄膜电晶体相同之结构。21.如申请专利范围第7项之装置,其中该主动式电路之薄膜电晶体具有与该驱动电路之薄膜电晶体相同之结构。22.如申请专利范围第12项之装置,其中该主动式电路之薄膜电晶体具有与该驱动电路之薄膜电晶体相同之结构。23.如申请专利范围第16项之装置,其中该主动式电路之薄膜电晶体具有与该驱动电路之薄膜电晶体相同之结构。24.一种液晶显示装置,包含:一第一基底具有一绝缘表面;一主动式矩阵电路,包括一第一多个薄膜电晶体,成型在该第一基底之绝缘表面上;一驱动电路,包括一第二多个薄膜电晶体,成型在该第一基底之绝缘表面,以驱动该主动式矩阵电路;一第二基底,以一液晶材质在其间而面对该第一基底,该第一基底具有一延伸部份,该部份系经延伸而超过该第二基底之至少一侧缘;至少一半导体积体电路晶片,系位在该第一基底之延伸部份,而经操作以与该驱动电路相连接,其中该第一以及第二多个薄膜电晶体系自一共用半导体膜而成型,该膜系成型在该第一基底之上,且每个该第一多个薄膜电晶体在一通道区以及一吸极区之间具有至少一微渗杂吸极。25.如申请专利范围第24项之液晶显示装置,其中该半导体膜包含多晶矽。26.如申请专利范围第24项之液晶显示装置,其中该半导体积体电路晶片系一记忆体。27.如申请专利范围第24项之液晶显示装置,其中该半导体积体电路晶片系一CPU。28.一种液晶显示装置,包含:一第一基底,具有一绝缘表面;一主动矩阵电路,包含成形在第一基底绝缘表面上之第一多个薄膜电晶体;一驱动电路,包含作为驱动该主动矩阵电路而形成在该第一基底之绝缘表面上之第二多个薄膜电晶体;一第二基底,以一液晶材质夹置其间而面对该第一基底,该第一基底具有延伸超过该第二基底之至少一侧边缘之一外部部位;至少一半导体积体电路晶片,设置于该第一基底之外部部位之上,且操作地连接至该驱动电路,其中每个该第一薄膜电晶体系为底部闸式电晶体,而一闸电极系设置于电晶体之通到区域的底部,且每个该第二多数个薄膜电晶体系为顶部闸式电晶体,而一直电极系设置于该电晶体之通到区域之上。29.如申请专利范围第28项所述之一种液晶显示装置,其中每个该第一多数个薄膜电晶体之通道区域系为非结晶的,而每个第二多数个薄膜电晶体之通道区域系为结晶的。30.一种液晶显示装置,包含:一第一基底,具有绝缘表面;一主动式矩阵,包含形成在该第一基底之绝缘表面上之第一多数个薄膜电晶体;一驱动电路,包含作为驱动该主动矩阵电路而形成在该第一基底之绝缘表面上之第二多个薄膜电晶体;一第二基底,以一液晶材质夹置其间而面对该第一基底,该第一基底具有延伸超过该第二基底之至少一侧边缘之一外部部位;至少一半导体积体电路晶片,设置于该第一基底之外部部位之上,且操作地连接至该驱动电路,其中该半导体基底电路晶片系选自包含更正记忆体、记忆体、CPU、以及输入埠之群组。31.如申请专利范围第30项所述之一种液晶显示装置,其中每个该第一多数个薄膜电晶体之通道区域系为非结晶的,而每个第二多数个薄膜电晶体之通道区域系为结晶的。图式简单说明:第一图是光电装置的方块图;第二图显示线接合的例子;第三图是本发明之实施例1和2之液晶显示器面板的示意图;第四图A和第四图B显示FCOG的例子;第五图A至第五图G显示实施例3之TFT电路基底的制程;第六图A至第六图G显示实施例4之TFT电路基底的制程;第七图A至第七图G显示实施例5之TFT电路基底的制程;第八图A至第八图I和第九图A至第九图I显示实施例6之TFT电路的制程;第十图A至第十图C分别是实施例6之TFT电路的上视图、剖面图、电路配置图;第十一图A至第十一图D显示实施例7之TFT电路基底的制程。 |
