| 主权项 |
1.一种数位/类比转换器,其特征为:具备:输入N位元的输入资料之上位M位元而输出类比输出的第1M位元之数位/类比转换器,及输入下位(N-M)位元而输出类比输出的第2(N-M)位元之数位/类比转换器,及将前述第2(N-M)位元之数位/类比转换器的类比输出衰减到2的M次方之1之衰减器,及加算前述第1M位元的数位/类比转换器的类比输出,及以前述衰减器而被衰减过的第2(N-M)位元之数位/类比转换器的类比输出之类比加算器;前述类比加算器的加算输出为类比输出。2.如申请专利范围第1项之数位/类比转换器,其中前述第1或是第2数位/类比转换器系为具备解码所输入的数位资料之解码器,及在第1基准电压与第2基准电压之间,以分压成因应于输入资料的位元数之能最小分解的电压之单位电阻的串联连接而被构成之分压电路,及被连接在此分压电路的分压输出,因应于前述解码器的输出资料而取出所被分压的电压之开关电路;因应于所输入的数位资料,而输出前述分压电路的所被分压的电压,作为类比输出电压之类比/数位转换器。3.如申请专利范围第1项之数位/类比转换器系为具备解码所输入的数位资料之解码器,及在第1基准电压与第2基准电压之间,以分压成因应于输入资料的位元数之能最小分解的电压之单位电阻的串联连接而被构成之分压电路,及被连接在此分压电路的各分压输出,因应于前述解码器的输出资料而取出所被分压的电压之开关电路;因应于所输入的数位资料,而输出前述分压电路的所被分压的电压,作为类比输出电压之数位/类比转换器;前述第1数位/类比转换器的分压电路及前述第2数位/类比转换器的分压电路为兼用。4.如申请专利范围第1,2或3项的任何项之数位/类比转换器,其中以单一的电路构成前述衰减器及前述类比加算器,此单一的电路系为具备:各个输入前述第1及第2数位/类比转换器的类比输入之第1及第2电压输出增幅器,及类比加算用的运算放大器,及连接此运算放大器的输出及负输入端子之复归用的第1电阻元件,及并联连接在前述运算放大器的负输入端子与第2基准电压之间之第2,第3电阻元件,及被连接在前述运算增幅器的正输入端子与前述第1电压输出增幅器的输出端子之间之第4电阻元件,及被连接在前述运算放大器的正输入端子与前述第2电压输出增幅器的输出端子之间之第5电阻元件,及被连接在前述运算放大器的正输入端子与第2基准电压之间之第6电阻元件;前述第2及第4及第6电阻元件的电阻値为相同,同时前述第3及第5电阻元件的电阻値为相同;进而由于前述第2及第4及第6电阻元件之电阻値,与前述第3及第5电阻元件之电阻値为因应于上位M位元的位元数之电阻比而决定前述衰减器的衰减量;前述运算放大器的输出为加算了前述第1数位/类比转换器的类比输出,及所被衰减过的前述第2数位/类比转换器的类比输出之类比输出。5.如申请专利范围第1,2或3项的任何项之数位/类比转换器,其中以单一的电路构成前述衰减器及前述类比加算器;此单一的电路系为具备:各个输入前述第1及第2数位/类比转换器的类比输出之第1及第2电压输出增幅器,及输入第2基准电压之第3电压输出增幅器,及类比加算用的运算放大器,及连接此运算放大器的输出与负输入端子之复归用的第1电阻元件,及被连接在前述运算放大器的负输入端子与接地电位之间之第2电阻元件,及被连接在前述运算放大器的负输入端子与前述第3电压输出增幅器的输出端子之间之第3电阻元件,及被连接在前述运算放大器的正输入端子与前述第1电压输出增幅器的输出端子之间之第4电阻元件,及被连接在前述运算放大器的正输入端子与前述第2电压输出增幅器的输出端子之间之第5电阻元件,及被连接在前述运算放大器的正输入端子与前述第3电压输出增幅器的输出端子之间之第6电阻元件;前述第2及第4及第6电阻元件的电阻値为相同,同时前述第3及第5电阻元件的电阻値为相同;进而由于前述第2及第4及第6电阻元件的电阻値,与前述第3及第5电阻元件的电阻値为因应于上位M位元的位元数之电阻比而决定前述衰减器的衰减量;前述运算放大器的输出为加算了前述第1数位/类比转换器的类比输出,及所被衰减过的前述第2数位/类比转换器的类比输出之类比输出。6.如申请专利范围第1,2或3项的任何项之数位/类比转换器,其中以单一的电路构成前述衰减器及前述类比加算器,此单一的电路系为具备:类比加算用的运算放大器,及连接此运算放大器的输出与负输入端子之复归用的第1电阻元件,及与此第1容量元件并联连接之开关元件,及被连接在前述运算放大器的负输入端子与前述第1数位/类比转换器的类比输出端子之间之第2容量元件,及被连接在前述运算放大器的负输入端子与第2数位/类比转换器的类比输出端子之间之第3容量元件;将前述运算放大器的正输入端子连接在接地电位,进而由于前述第2容量元件的容量値,及前述第3容量元件的容量値为因应于上位M位元的位元数之容量比而决定前述衰减器的衰减量;前述运算放大器的输出为加算了前述第1数位/类比转换器的类比输出,及所被衰减过的前述第2数位/类比转换器的类比输出之类比输出。图式简单说明:第一图系为表示本发明一实施例的数位/类比转换器之构成图。第二图系为表示以单一的电路构成本实施形态之衰减器及类比加算器的情况之第1例图。第三图系为表示以单一的电路构成本实施形态之衰减器及类比加算器的情况之第2例图。第四图系为表示以单一的电路构成本实施形态之衰减器及类比加算器的情况之第3例图。第五图系为表示过去例的数位/类比转换器之转换特性,且表示在上位位元的转换点产生误差电压之状况图。第六图系为表示过去的数位/类比转换器之构成图。 |
