半导体记忆体元件用之熔丝–配置

摘要

本发明系有关一种半导体记忆体元件用之熔丝－配置，其具有许多熔丝(l)，这些熔丝是设置在半导体本体上且可分别藉由能量作用而被程式化以便中断导电性之连接。为了节省晶片面积，熔丝(l)须上下地互相设置在至少二个平面(2，3)中。

主权项

1.一种半导体记忆体元件用之熔丝-配置,其具有许多熔丝(1),这些熔丝是设置在半导体本体上且可分别藉由能量作用而被程式化以便中断或形成导电性之连接,其特征为:在至少二个平面(2,3)中之熔丝(1)是设置在半导体本体上且可分别藉由至少二个雷射光束(5,6)之叠加作用(7)而被程式化,其中该叠加之雷射光束(5,6)是在一可程式熔丝(4)中相交。2.如申请专利范围第1项之熔丝-配置,其中熔丝(1)之平(2,3)是藉由隔离层而互相隔离。3.如申请专利范围第2项之熔丝-配置,其中隔离层是由二氧化矽所构成。4.如申请专利范围第1至第3项中任一项之熔丝-配置,其中熔丝(1)是由多晶矽构成。图式简单说明:第一图在二个平面中之熔丝-配置。