| 主权项 |
1.一种记忆体之调整临限电压的方法,包括下列步骤:提供一基底,且于该基底中形成沿一第一方向的复数个位元线;于该基底上形成一绝缘层,该绝缘层具有沿一第二方向的复数个沟渠,且该些沟渠暴露出部份该基底的表面,其中该第二方向与该第一方向互相垂直;于该绝缘层上形成一罩幕层,且暴露出欲进行调整临限电压的复数个区域;进行一离子植入步骤,用以在该些区域的该基底中形成复数个离子扩散区;去除该罩幕层,且暴露出该些沟渠;进行一热氧化法,以在该些沟渠底部的该基底表面上形成复数个闸极氧化层;于该绝缘层上形成一多晶矽层,且至少填满该些沟渠;以及去除该绝缘层上的部份该多晶矽层,直到暴露出该绝缘层的表面,并且在该些沟渠中形成沿该第二方向的复数个字元线,其中该些字元线与该些位元线互相垂直。2.如申请专利范围第1项所述之记忆体之调整临限电压的方法,其中该绝缘层包括氧化矽层。3.如申请专利范围第1项所述之记忆体之调整临限电压的方法,其中该绝缘层的厚度约与该闸极氧化层和该字元线的厚度总和相等。4.如申请专利范围第1项所述之记忆体之调整临限电压的方法,其中该离子植入步骤包括以硼(B11)做为掺杂离子,植入能量约为30-100KeV之间,其离子植入的剂量约为1.01011 atoms/cm2至1.01012 atoms/cm2。5.如申请专利范围第1项所述之记忆体之调整临限电压的方法,其中该多晶矽层形成的方法包括化学气相沈积法。6.如申请专利范围第1项所述之记忆体之调整临限电压的方法,其中去除该绝缘层上的部份该多晶矽层的方法包括化学机械研磨法。7.一种记忆体之调整临限电压的方法,包括下列步骤:提供一基底,且于该基底中形成沿一第一方向的复数个位元线;于该基底上形成一绝缘层,该绝缘层具有沿一第二方向的复数个沟渠,且该些沟渠暴露出部份该基底的表面,其中该第二方向与该第一方向互相垂直;在欲进行调整临限电压的复数个区域中,形成复数个扩散区;于该些沟渠底部的该基底表面上形成复数个闸极氧化层;以及在该些沟渠中形成沿该第二方向的复数个字元线,其中该些字元线与该些位元线互相垂直。8.如申请专利范围第7项所述之记忆体之调整临限电压的方法,其中该绝缘层包括氧化矽层。9.如申请专利范围第7项所述之记忆体之调整临限电压的方法,其中该绝缘层的厚度约与该闸极氧化层和该字元线的厚度总和相等。10.如申请专利范围第7项所述之记忆体之调整临限电压的方法,其中该些离子扩散区形成的方法包括:于该绝缘层上形成一罩幕层,且暴露出欲进行调整临限电压的复数个区域;进行一离子植入步骤,用以在该些区域的该基底中形成复数个离子扩散区;以及去除该罩幕层。11.如申请专利范围第10项所述之记忆体之调整临限电压的方法,其中该离子植入步骤包括以硼(B11)做为掺杂离子,植入能量约为30-100KeV之间,其离子植入的剂量约为1.01011 atoms/cm2至1.01012 atoms/cm2。12.如申请专利范围第7项所述之记忆体之调整临限电压的方法,其中该些闸极氧化层形成的方法包括热氧化法。13.如申请专利范围第7项所述之记忆体之调整临限电压的方法,其中该些字元线形成的方法包括:于该绝缘层上形成一导电层,且至少填满该些沟渠;以及去除该绝缘层上的部份该导电层,直到暴露出该绝缘层的表面,并且在该些沟渠中形成沿该第二方向的该些字元线。14.如申请专利范围第13项所述之记忆体之调整临限电压的方法,其中该导电层包括多晶矽层。15.如申请专利范围第13项所述之记忆体之调整临限电压的方法,其中该导电层形成的方法包括化学气相沈积法。16.如申请专利范围第13项所述之记忆体之调整临限电压的方法,其中去除该绝缘层上的部份该导电层的方法包括化学机械研磨法。图式简单说明:第一图系绘示一种传统式唯读记忆体的一个小部份之俯视图;第一图A系绘示沿着第一图中I-I虚线所得之唯读记忆体的剖面结构;第二图是依照本发明之一较佳实施例,一种唯读记忆体之调整临限电压之部份制程的俯视图;第二图A系绘示根据本发明之一较佳实施例,沿着第二图中II-II虚线所得之记忆体之临限电压调整方法的剖面图;以及第二图B至第二图F系绘示根据本发明之一较佳实施例,沿着第二图中III-III虚线所得之记忆体之临限电压调整方法的剖面图。 |
