| 主权项 |
1.一种形成自动对准接触窗之插栓制程,其步骤包括:提供一形成有半导体元件之基底;形成一绝缘层于该基底上,并且定义出一自我对准接触窗;施一杂质掺植步骤,使得杂质可经该自我对准接触窗进入该基底内,并且形成一扩散区;形成一高温掺杂复晶矽层适顺性地覆盖于该绝缘层表面,以及该自我对准接触窗口之内壁以及底部;形成一低温掺杂的复晶矽层于该高温掺杂复晶矽层上,并且沟填该自我对准接触窗;以及施一平坦化处理,依序去除多余的该低温掺杂复晶矽层以及该高温掺杂复晶矽层至该绝缘层为止,于该自动对准接触开口内形成一连接该半导体元件之插栓。2.如申请专利范围第1项所述之制程,其中该绝缘层为氧化层。3.如申请专利范围第2项所述之制程,其中该绝缘层为氧化矽层。4.如申请专利范围第1项所述之制程,其中该高温掺杂复晶矽层系利用化学气相沉积法形成。5.如申请专利范围第4项所述之制程,其中该高温掺杂复晶矽层之形成温度约为620-680℃。6.如申请专利范围第5项所述之制程,其中该高温掺杂复晶矽层内之杂质系磷。7.如申请专利范围第6项所述之制程,其中该高温掺杂复晶矽层内之杂质浓度约为10^|2^|0atoms/cm^|3。8.如申请专利范围第7项所述之制程,其中该高温掺杂复晶矽层之厚度约为350-750埃。9.如申请专利范围第1项所述之制程,其中该低温掺杂复晶矽层系在火炉内形成。10.如申请专利范围第9项所述之制程,其中该低温掺杂复晶矽层之形成温度约为540-600℃。11.如申请专利范围第10项所述之制程,其中该低温掺杂复晶矽层内之杂质系磷。12.如申请专利范围第11项所述之制程,其中该低温掺杂复晶矽层内之杂质浓度约为10^|2^|0atoms/cm^|3。13.如申请专利范围第12项所述之制程,其中该低温掺杂复晶矽层之厚度约为3500-4500埃。14.如申请专利范围第1项所述之制程,其中该杂质布植处理步骤中所使用的杂质系磷。15.如申请专利范围第14项所述之制程,其中该杂质之布植能量为40keV,且其布植剂量为10^|2^|0atoms/cm^|2。16.如申请专利范围第1项所述之制程,其中该平坦化处理系利用化学机械研磨法完成。17.如申请专利范围第1项所述之制程,其中该平坦化处理系利用回蚀刻法。18.一种嵌入式动态随机存取记忆体之自动对准接触窗之插栓制程,其步骤包括:提供一包括有一细胞区以及一周边电路区的半导体基底;形成一绝缘层于该基底上,并且分别在该细胞区及该周边电路区定义出一自我对准接触窗;施一杂质掺植步骤,使得杂质可分别经由该细胞区及该周边电路区之自我对准接触窗进入该基底内,并且形成一扩散区;形成一高温掺杂复晶矽层适顺性地覆盖于该绝缘层表面,以及该自我对准接触窗口之内壁以及底部;形成一低温掺杂的复晶矽层于该高温掺杂复晶矽层上,并且分别沟填该细胞区及该周边电路区之自我对准接触窗;以及施一平坦化处理,依序去除多余的该低温掺杂复晶矽层以及该高温掺杂复晶矽层至该绝缘层为止。19.如申请专利范围第18项所述之制程,其中该绝缘层为氧化层。20.如申请专利范围第19项所述之制程,其中该绝缘层为氧化矽层。21.如申请专利范围第18项所述之制程,其中该高温掺杂复晶矽层系利用化学气相沉积法形成。22.如申请专利范围第21项所述之制程,其中该高温掺杂复晶矽层之形成温度约为620-680℃。23.如申请专利范围第22项所述之制程,其中该高温掺杂复晶矽层内之杂质系磷。24.如申请专利范围第23项所述之制程,其中该高温掺杂复晶矽层内之杂质浓度约为510^|1^|4atoms/cm^|3。25.如申请专利范围第24项所述之制程,其中该高温掺杂复晶矽层之厚度约为350-750埃。26.如申请专利范围第18项所述之制程,其中该低温掺杂复晶矽层系在火炉内形成。27.如申请专利范围第26项所述之制程,其中该低温掺杂复晶矽层之形成温度约为540-600℃。28.如申请专利范围第27项所述之制程,其中该高温掺杂复晶矽层内之杂质系磷。29.如申请专利范围第28项所述之制程,其中该高温掺杂复晶矽层内之杂质浓度约为10^|2^|0atoms/cm^|3。30.如申请专利范围第29项所述之制程,其中该低温掺杂复晶矽层之厚度约为3500-4500埃。31.如申请专利范围第18项所述之制程,其中该杂质布植处理步骤中所使用的杂质系磷。32.如申请专利范围第31项所述之制程,其中该杂质之布植能量为40keV,且其布植剂量为10^|2^|0atoms/cm^|2。33.如申请专利范围第18项所述之制程,其中该平坦化处理系利用化学机械研磨法完成。34.如申请专利范围第18项所述之制程,其中该平坦化处理系利用回蚀刻法。 |
