| 主权项 |
1.一种达成接触到一装置层(105)中或下之一掩埋导电层(108)之低电阻的方法,该装置层(105)构成一半导体组件的部分,其包括下列步骤:-在该装置层(105)中蚀刻至少一沟槽,界定一主动组件(107)之面积;-在该沟槽之边墙上涂抹一层(109'),其掺杂剂在该层(109')中之扩散速度比在该掩埋层所处之基底中快。2.如申请专利范围第1项之方法,其特征在于:-对与该层(109')直接接触之该主动组件(107)的面积实施掺植,以形成一接触(117)。3.如申请专利范围第1或2项之方法,其特征在于:-在该沟槽中之该层(109')上沈积或成长氧化物层(111')及/或氮化矽层。4.如申请专利范围第2项之方法,其特征在于:对该组件实施退火,直到掺杂剂往下扩散到该掩埋导电层(108),但是仍离已掺植区域(115)很远,以避免造成崩溃电压的下降。5.如申请专利范围第4项之方法,其特征在于:邻近该接触(117)之该沟槽边墙的部分(109a)比剩余之该沟槽边墙还远离该已掺植区域(115)。6.如申请专利范围第5项之方法,其特征在于:邻近该接触(117)之该沟槽边墙的部分(109a)远离已掺植区域(115)之距离至少是2倍于剩余之该沟槽边墙。7.如申请专利范围第5项之方法,其特征在于:非邻近该接触(117)之该沟槽边墙的部分是位于离已掺植区域(115)小于1微米的位置。8.如先前申请专利范围第1或2项之方法,其特征在于:在该层(109')中使用复晶矽或多孔矽。9.如先前申请专利范围第1或2项之方法,其特征在于:在该层(109')中使用金属矽化物。10.如先前申请专利范围第1或2项之方法,其特征在于:该装置层(105)包括单结晶矽。11.如申请专利范围第10项之方法,其特征在于:该装置层(105)是位于一绝缘层(103)上。12.如先前申请专利范围第1或2项之方法,其特征在于:该掩埋导电层(108)包括金属矽化物。13.一种包括一装置层(105)之半导体组件,其中至少一主动组件(107)是位于该装置层(105)中,且该主动组件(107)是以一沟槽来界定,并具有一掩埋导电层(108),其特征在于:-在该沟槽之边墙上具有一层(109'),其中掺杂剂在该层(109')之扩散速度比该掩埋层所处之该装置层中快。14.如申请专利范围第13项之半导体组件,其特征在于:-在该主动组件(107)表面上具有一直接与该层(109')接触之一对掩埋导电层的接触(117)。15.如申请专利范围第13项之半导体组件,其特征在于:-该接触(117)之掺杂剂经由该层(109')扩散至掩埋导电层(108),以便形成从接触(117)连接至掩埋导电层(108)之一低电阻。16.一种包括一装置层(105)之半导体组件,其中至少一主动组件(7a)是位于该装置层(105)中,且该主动组件(7a)是以一沟槽来横向界定,并具有至少一已掺植区域(115)及一掩埋导电层(108),其特征在于:-在该沟槽之边墙上具有一层(109'),其中掺杂剂在该层(109')之扩散速度比该掩埋导电层(108)所处之物质中快;-在该主动组件之表面上具有与该层(109')直接接触之接触(117);-该层(109')包括与该集极接触(117)相同的掺杂剂,以形成从该集极接触(117)连接至该掩埋集极(108)的一低电阻。17.一种包括一装置层(105)之半导体组件,其中至少一主动组件(7a)是位于该装置层(105)中,且该主动组件(7a)是以一沟槽来横向界定,并具有一基极(115)、一射极(113)及一掩埋集极(108),其特征在于:-在该沟槽之边墙上具有一层(109'),其中掺杂剂在该层(109')之扩散速度比该掩埋导电层(108)所处之物质中快;-在该主动组件之表面上具有与该层(109')直接接触之集极接触(117);-该层(109')包括与该集极接触(117)相同的掺杂剂,以形成从该集极接触(117)连接至该掩埋集极(108)的一低电阻。18.如申请专利范围第13,14,15,16或17项之半导体组件,其特征在于:该层(109')包括复晶矽或多孔矽。19.如申请专利范围第13,14,15,16或17项之半导体组件,其特征在于:该层(109')包括金属矽化物。20.如申请专利范围第13,14,15,16或17项之半导体组件,其特征在于:包括该主动组件(107)之该装置层(105)是位于一基底(101)上的一矽层,而在该装置层(105)及基底(101)之间具有一绝缘层(103)。21.如申请专利范围第13,14,15,16或17项之半导体组件,其特征在于:邻近该接触(117)之该沟槽边墙的部分(109a)比剩余之该沟槽边墙远离该已掺植区域(115)。22.如申请专利范围第21项之半导体组件,其特征在于:邻近该接触(117)之该沟槽边墙的部分(109a)远离已掺植区域(115)之距离至少是2倍于剩余之该沟槽边墙。23.如申请专利范围第21项之半导体组件,其特征在于:非邻近该接触(117)之该沟槽边墙的部分是位于离已掺植区域(115)小于1微米的位置。24.如申请专利范围第13,14,15,16或17项之半导体组件,其特征在于:该层(109')包括复晶矽或多孔矽。25.如申请专利范围第13,14,15,16或17项之半导体组件,其特征在于:该层(109')包括金属矽化物。图式简单说明:第一图系显示出依据昔知技术之制造于SOI物质中之双极电晶体的剖面图;第二图系显示出第一图之组件的顶视图;第三图A-第三图F系显示出依据本发明实施例之半导体的部分剖面图;第四图系显示出依第三图A-第三图F中所述之制程所获得之组件的部分剖面图;第五图系显示出第四图之双极电晶体的顶视图。 |
