| 主权项 |
1.一种半导体记忆装置,其包含: 一记忆体元件部分,其包括形成于一半导体基板上 的至少一个闸极电极和,形成于该半导体基板中且 彼此平行并垂直于闸极电极地延伸的复数个源极/ 汲极区域,闸极电极和复数个源极/汲极区域组成 复数个第一导电系数型态通道电晶体;及 一周边电路回路部分,其包括具有形成于该半导体 基板上之闸极电极和诸源极/汲极区域的第一导电 系数型态通道电晶体; 其中,记忆体元件部分中之第一导电系数型态通道 电晶体的通道,每一个具有比周边电路回路部分中 之第一导电系数型态通道电晶体之通道更高的杂 质浓度。2.根据申请专利范围第1项之半导体记忆 装置,其更包含: 连接至该装置的驱动器电路,用于控制要施加至其 中之记忆体元件部分中之第一导电系数型态通道 电晶体的闸极电压;及 连接至该装置的增压电路,用于供应比供应至该装 置之供应电压更高的电压给驱动器电路。3.根据 申请专利范围第1项之半导体记忆装置,其中,记忆 体元件部分中之第一导电系数型态通道电晶体的 通道具有21017厘米-3至41017厘米-3的杂质浓度,周 边电路回路部分中之第一导电系数型态通道电晶 体的通道具有11017厘米-3至21017厘米-3的杂质浓度 。4.一种半导体记忆装置,其包含: 一记忆体元件部分,其包括形成于一半导体基板上 的至少一个闸极电极和,形成于该半导体基板中且 彼此平行并垂直于闸极电极地延伸的复数个源极/ 汲极区域,闸极电极和复数个源极/汲极区域组成 复数个第一导电系数型态通道电晶体;及 一周边电路回路部分,其包括具有形成于该半导体 基板上之闸极电极和源极/汲极区域的第一导电系 数型态通道电晶体; 其中,记忆体元件部分中的第一导电系数型态通道 电晶体,每一个包括,至少在其中邻接源极区域之 周边部分内,具有比在其中之中央部分内更高之杂 质浓度的一通道。5.根据申请专利范围第4项之半 导体记忆装置,其更包含: 连接至该装置的驱动器电路,用于控制要施加至其 中之记忆体元件部分中之第一导电系数型态通道 电晶体的闸极电压;及 连接至该装置的增压电路,用于供应比供应至该装 置之供应电压更高的电压给驱动器电路。6.根据 申请专利范围第4项之半导体记忆装置,其中,记忆 体元件部分中之电晶体的源极/汲极区域具有1020 厘米-3至1021厘米-3的第一导电系数型态杂质浓度, 记忆体元件部分中之电晶体的通道,在其中之中央 表面部分中,具有11017厘米-3至约21017厘米-3的第 二导电系数型态杂质浓度,且至少在其中邻接源极 区域之周边表面部分中,具有21017厘米-3至约41017 厘米-3的第二导电系数型态杂质浓度。7.一种制造 半导体记忆装置的方法,其包含步骤有: (i-a)在半导体基板之记忆体元件部分上形成具有 想要之构造的罩幕,并使用该罩幕布植具有第一导 电系数型态的杂质进入该半导体基板内,以形成复 数个彼此平行地延伸之具有第一导电系数型态的 源极/汲极区域; (ii-a)在该半导体基板上形成至少在记忆体元件部 分上具有开口的罩幕,并使用该罩幕布植具有第二 导电系数型态的杂质进入该半导体基板内;及 (iii-a)形成至少一个垂直于该具有第一导电系数型 态之复数个源极/汲极区域地延伸的闸极电极于记 忆体元件部分上。8.一种制造半导体记忆装置的 方法,其包含步骤有: (i-b)在半导体基板之记忆体元件部分上形成具有 想要之构造的罩幕,并使用该罩幕布植具有第一导 电系数型态的杂质进入该半导体基板内,以形成彼 此平行地延伸之具有第一导电系数型态的复数个 源极/汲极区域; (ii-b)形成至少一个垂直于该具有第一导电系数型 态之复数个源极/汲极区域地延伸的闸极电极于记 忆体元件部分上; (iii-b)在半导体基板上形成至少在记忆体元件部分 上具有开口的罩幕; (iv-b)使用该罩幕布植具有第二导电系数型态的杂 质离子进入该半导体基板表面层的一个部分内并 进入该闸极电极的表面层内;及 (v-b)使用该罩幕布植具有第二导电系数型态的杂 质离子穿透过闸极电极,以使该杂质离子到达位于 闸极电极下之半导体基板表面层的一部分,步骤(v- b)不是在步骤(iv-b)之前,就是在其之后。9.一种制 造半导体记忆装置的方法,其包含步骤有: (i-c)在半导体基板之记忆体元件部分上形成具有 想要之构造的罩幕; (ii-c)使用该罩幕,沿着垂直于基板表面的直线,布 植具有第一导电系数型态的杂质进入该半导体基 板内,以形成彼此平行地延伸之具有第一导电系数 型态的复数个源极/汲极区域; (iii-c)使用该罩幕,在相对于垂直基板表面之直线 一角度之下,布植具有第二导电系数型态的杂质进 入该半导体基板内,以容许界定于源极/汲极区域 之间的每一个通道,至少在其中之邻接具有第一导 电系数型态之源极区域的周边部分中,具有比其中 之中央部分更高的杂质浓度,步骤(iii-c)不是在步 骤(iv-c)之前,就是在其之后;及 (v-c)形成至少一个闸极电极,其垂直于具有第一导 电系数型态之该复数个源极/汲极区域地延伸于记 忆体元件部分中。10.根据申请专利范围第9项之制 造半导体记忆装置的方法,其中,在步骤(iii-c)中,以 相对于垂直基板表面之一直线大于或者小于0及45 的角度实行布植。图式简单说明: 第一图是图示根据本发明之一个例示性半导体记 忆装置之诸主要部分的概要平面视图; 第二图是图示半导体记忆装置中,记忆体元件部分 和周边电路回路部分中电晶体通道内之杂质纵剖 面分布的图形表示法; 第三图是图示半导体记忆装置之一例示性电路的 图形; 第四图至第六图是用于解释,根据本发明之一个具 体实施例之半导体记忆装置之制造制程的概要横 断面视图; 第七图至第九图是用于解释,根据本发明之另一个 具体实施例之半导体记忆装置之制造制程的概要 横断面视图; 第十图是图示,根据本发明之另一个例示性半导体 记忆装置之记忆体元件部分和周边电路回路部分 中电晶体内之杂质纵剖面分布,的图形表示法; 第十一图和第十二图是图示,根据本发明之更另外 一个具体实施例之半导体记忆装置之制造制程,的 概要横断面视图; 第十三图是图示传统半导体记忆装置之记忆体元 件部分和周边电路回路部分中电晶体通道内之杂 质纵剖面分布的图形表示法; 第十四图是图示传统半导体记忆装置之记忆体元 件部分和周边电路回路部分中电晶体内之杂质纵 剖面分布的图形表示法; 第十五图是根据本发明之另一个例示性半导体记 忆装置的概要电路图; 第十六图是要装置于半导体记忆装置上之电荷抽 输电路的概要电路图;且 第十七图是要装置于半导体记忆装置上之层偏移 器电路的概要电路图。 |
