| 发明名称 | 半导体集成电路器件 | ||
| 摘要 | 一个存储器宏(MM),它是下列功能模块的组合:例如一个主放大器模块(13),每个存储器体都独立工作的存储器体模块(11),一个电源电路(14)等。存储器宏(MM)的存储容量可以很简单地通过改变存储器体模块(11)的数量来从大容量变到小容量。在存储器宏(MM)的存储器体模块(11)中的控制电路(BKCONTH)有一个附加的地址比较功能(COMP)。因此,能够高速地访问同一页而不用任何存储器宏(MM)外部的控制电路。另外,还提供了具有例如存储器访问顺序控制功能的模块(17),并且,当进行存储器访问时,在输入/输出地址或数据的同时产生一个标识信息(ID)。因此,通过用ID来校验数据和地址之间的一致性以及控制存储器访问顺序从而改变地址输入顺序和数据输出顺序,可以实现高速的存储器访问。 | ||
| 申请公布号 | CN1246198A | 申请公布日期 | 2000.03.01 |
| 申请号 | CN97181819.3 | 申请日期 | 1997.02.17 |
| 申请人 | 株式会社日立制作所 | 发明人 | 鲇川一重;渡部隆夫;成田进 |
| 分类号 | G11C11/407 | 主分类号 | G11C11/407 |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 付建军 |
| 主权项 | 1.一种在半导体基片上具有存储器的半导体集成电路器件，所述存储器包括：一种存储单元阵列；一种连接到所述存储单元阵列的灵敏放大器块；一种连接到所述存储单元阵列的行译码器；一种连接到所述灵敏放大器块的列译码器；以及一种用来控制所述存储单元阵列、所述行译码器、所述列译码器和所述灵敏放大器块的控制器；其中所述控制器在下一个存储周期内另一个地址进入后保存一个存储周期内的一个地址。 | ||
| 地址 | 日本东京 | ||