发明名称 数字式模拟信号/数字信号的转换电路
摘要 一种数字式模拟信号/数字信号的转换电路,包括:一时序信号产生器、三个模拟/数字转换器、一数字减法器、一CPU及一相位调整器;时序信号合成器分别与三个模拟/数字转换器连接;其中二个模拟/数字转换器分别与数字减法器连接;CPU分别与时序信号合成器、数字减法器及相位调整器连接;第三模拟/数字转换器接受数字式模拟信号,并同时接受时序信号合成器输出的经过一级缓冲器延迟的时序信号,输出数字信号。
申请公布号 CN1246000A 申请公布日期 2000.03.01
申请号 CN98118628.9 申请日期 1998.08.20
申请人 瑞轩科技股份有限公司 发明人 陈建州
分类号 H03M1/12 主分类号 H03M1/12
代理机构 永新专利商标代理有限公司 代理人 徐娴
主权项 1、一种数字式模拟信号/数字信号的转换电路,包括:时序信号合成器及模拟/数字转换电路;其特征在于,还包括;一数字减法器及一相位调整器;时序信号合成器,接受一同步信号与一频率指示信号,输出一时序信号CLK1;第一模拟/数字转换器,接受数字式模拟信号与时序信号合成器输出的时序信号CLK1,根据时序信号CLK1的取样点而将数字式模拟信号转换成一第一数字信号;第二模拟/数字转换器,接受数字式模拟信号与时序信号合成器的输出并经过两级缓冲器延迟的时序信号CLK2,根据延迟时序信号的取样点,将数字式模拟信号转换成一第二数字信号;数字减法器,接受第一与第二数字信号,将两者相减而输出;CPU,接受数字减法器的输出信号ERR,输出频率指示信号送至时序信号合成器,并输出一相位指示信号;相位调整器,接受一水平同步信号与来自CPU的相位指示信号,调整水平同步信号的相位,经过调整相位的水平同步信号送至时序信号合成器,作为其同步信号;第三模拟/数字转换器,接受数字式模拟信号与时序信号合成器输出并经过一级缓冲器延迟的时序信号CLK,输出一数字信号。
地址 中国台湾