| 主权项 |
1.一种半导体记忆装置,具有当作操作电压之不同 的第一电源电压及一第二电源电压,包括: 一第一反相器电路,具有一位于第一导电型态之第 一井区或第一导电型态之基体上之第二导电型态 通道之第一电晶体以及具有位于第二导电型态之 第一井区上之第一导电型态通道之第一电晶体,该 第一反相器电路接收该第一电源电压并回应施加 至该个别第一电晶体之闸极的第一输入电压而产 生一第一反相输出电压;以及 一第二反相器电路,具有一位于第一导电型态之第 二井区或第一导电型态之基体上之第二导电型态 通道之第二电晶体以及具有位于第二导电型态之 该第一井区上之第一导电型态通道之第二电晶体, 该第二反相器电路接收该第二电源电压并回应施 加至该个别第二电晶体之闸极的第二输入电压而 产生一第二反相输出电压。2.如申请专利范围第1 项之半导体记忆装置,其中该第一及第二反相器电 路分别具有位于单一井之第二导电型态之该第一 井之上之该第一导电通道之该电晶体。3.如申请 专利范围第1项之半导体记忆装置,其中该第一及 第二电源电压分别被施加至该第一导电通道之第 一及第二电晶体之源极。4.如申请专利范围第1项 之半导体记忆装置,其中该第一电源电压大于该第 二电源电压。5.如申请专利范围第1项之半导体记 忆装置,其中一接地电压或负电压的基体电压被施 加至该第一导电型态之基体及第一导电型态之第 一井及第二井。6.如申请专利范围第1项之半导体 记忆装置,其中该第一导电型态之第一及第二井系 被掺杂P型杂质之P型导电井。7.如申请专利范围第 1项之半导体记忆装置,其中该第二导电型态之第 一及第二井系被掺杂N型杂质之N型导电井。8.如申 请专利范围第1项之半导体记忆装置,其中第一导 电通道之该第一及第二电晶体系具有P通道之电晶 体。9.如申请专利范围第1项之半导体记忆装置,其 中第二导电通道之该第一及第二电晶体系具有N通 道之电晶体。10.如申请专利范围第1项之半导体记 忆装置,其中该第一电源电压是直接从外部输入之 外部电源电压。11.如申请专利范围第1项之半导体 记忆装置,其中该第二电源电压系由降低该第一电 源电压至一固定电压之内部电源电压产生电路所 产生之内部电源电压。12.如申请专利范围第1项之 半导体记忆装置,其中复数个该第一及第二反相器 电路系串连。13.如申请专利范围第1项之半导体记 忆装置,其中该第一输入电压高于该第二输入电压 。图式简单说明: 第一图系习知半导体记忆装置之分离反相器电路 之垂直截面图; 第二图系本发明半导体记忆装置之串连的反相器 电路。 |
