| 主权项 |
1.一种具有软式写入演算法则之浮动闸极记忆体 积体电路,包括: 一组排列在复数列和栏内之浮动闸极记忆体细胞; 一与相关细胞栏之汲极端耦合的复数汲极线; 一与相关细胞栏之源极端耦合的复数源极线; 一与相关细胞利之控制闸极端耦合的复数字线; 一控制电路,该控制电路与复数汲极线、源极线和 字线耦合,用以设定细胞之临界电压到低阶态,该 控制电路包括电压供应电路,用以提供一连续电压 来降低细胞之临界电压,此举将使得一些细胞的临 界电压低于最低临界电压的限制,此时可设定复数 字线电压到预先选择限制之阶态,并经由复数源极 线和复数汲极线,提供一修理脉波。2.如申请专利 范围第1项所述之具有软式写入演算法则之浮动闸 极记忆体积体电路,该控制电路包括:在修理脉波 期间,该复数字线接地。3.如申请专利范围第1项所 述之具有软式写入演算法则之浮动闸极记忆体积 体电路,该控制电路包括:在修理脉波期间,该复数 字线阶态是高于接地但约低于1伏特。4.如申请专 利范围第1项所述之具有软式写入演算法则之浮动 闸极记忆体积体电路,该控制电路包括:在修理脉 波期间,该复数字线阶态是高于接地但约低于0.5伏 特。5.如申请专利范围第1项所述之具有软式写入 演算法则之浮动闸极记忆体积体电路,该控制电路 包括:在第一修理脉波时间期间,该电路驱动复数 字线到第一阶态,和在第二修理脉波时间期间,该 电路驱动复数字线到比第一阶态高阶之第二阶态 。6.如申请专利范围第1项所述之具有软式写入演 算法则之浮动闸极记忆体积体电路,其中修理时间 至少约200毫秒。7.如申请专利范围第5项所述之具 有软式写入演算法则之浮动闸极记忆体积体电路, 其中修理时间至少约200毫秒。8.如申请专利范围 第1项所述之具有软式写入演算法则之浮动闸极记 忆体积体电路,经由驱动复数汲极线到正电压和驱 动复数源极线到接地,该电路提供一修理脉波。9. 如申请专利范围第1项所述之具有软式写入演算法 则之浮动闸极记忆体积体电路,经由驱动复数源极 线到正电压和驱动复数汲极线到接地,该电路提供 一修理脉波。10.如申请专利范围第1项所述之具有 软式写入演算法则之浮动闸极记忆体积体电路,包 括其中之一在复数汲极线和复数源极线上之电流 限制电路。11.一种具有软式写入演算法则之浮动 闸极记忆体积体电路,包括: 一排列在具有复数磁区之复数列与栏内之一浮动 闸极记忆体细胞阵列;每一磁区包括: 一与磁区内相关细胞栏的汲极端耦合的复数汲极 线; 一与磁区内相关细胞栏的源极端耦合的复数源极 线; 一与磁区内相关细胞列的控制闸极端耦合的复数 字线; 一控制电路,该控制电路与复数磁区内的复数汲极 线、复数源极线和复数字线耦合,用以设定在选择 磁区内细胞之临界电压到低阶态,该控制电路包括 电压供应电路,供应一连续电压来降低磁区细胞之 临界电压,此举将造成一些磁细胞具有较低的临界 电压,其临界电压比设定之最低临界电压限制还低 ,此时可设定复数字线上之电压到预先选择之阶态 ,并经由复数源极线和复数汲极线,提供一修理脉 波到选择磁区。12.如申请专利范围第11项所述之 具有软式写入演算法则之浮动闸极记忆体积体电 路,该控制电路包括:在修理脉波期间,该复数字线 接地。13.如申请专利范围第11项所述之具有软式 写入演算法则之浮动闸极记忆体积体电路,该控制 电路包括:在修理脉波期间,该复数字线阶态是高 于接地但约低于1伏特。14.如申请专利范围第11项 所述之具有软式写入演算法则之浮动闸极记忆体 积体电路,让控制电路包括:在修理脉波期间,该复 数字线阶态是高于接地但约低于0.5伏特。15.如申 请专利范围第11项所述之具有软式写入演算法则 之浮动闸极记忆体积体电路,该控制电路包括:在 第一修理脉波时间期间,该电路驱动复数字线到第 一阶态,和在第二修理脉波时间期间,该电路驱动 复数字线到比第一阶态高阶之第二阶态。16.如申 请专利范围第11项所述之具有软式写入演算法则 之浮动闸极记忆体积体电路,其中修理时间至少约 200毫秒。17.如申请专利范围第15项所述之具有软 式写入演算法则之浮动闸极记忆体积体电路,其中 修理时间至少约200毫秒。18.如申请专利范围第11 项所述之具有软式写入演算法则之浮动闸极记忆 体积体电路,经由驱动复数汲极线到正电压和驱动 复数源极线到接地,让电路提供一修理脉波。19.如 申请专利范围第11项所述之具有软式写入演算法 则之浮动闸极记忆体积体电路,经由驱动复数源极 线到正电压和驱动复数汲极线到接地,该电路提供 一修理脉波。20.如申请专利范围第11项所述之具 有软式写入演算法则之浮动闸极记忆体积体电路, 包括至少其中之一在复数磁区的复数汲极线和复 数源极线上之电流限制电路。21.如申请专利范围 第11项所述之具有软式写入演算法则之浮动闸极 记忆体积体电路,让阵列包括一复数全域位元线, 和一磁区汲极选择电晶体,并与一组在阵列磁区的 复数位元线内之位元线所对应的复数汲极线之汲 极线耦合,且经由磁区汲极选择电晶体,该电路可 提供一修理脉波到选择磁区内的复数汲极线。22. 如申请专利范围第21项所述之具有软式写入演算 法则之浮动闸极记忆体积体电路,该阵列包括一源 极供应线,且该磁区源极选择电晶体并与一组在阵 列磁区的复数源极线之源极供应线耦合,且该电路 经由磁区源极选择电晶体,提供一修理脉波到选择 磁区内的复数源极线。23.一种具有软式写入演算 记忆体阵列之浮动闸极记忆体积体电路,包括一具 有写入和删除功用之浮动闸极的复数资料区块,该 所述的每一细胞,有一汲极与一源极和一控制闸极 ,该控制闸极与字线连结,一种删除写入浮动闸极 记忆体细胞之方法,包括以下步骤: 删除细胞; 字线电压维持在先前已决定的字线电压阶态; 产生一修理电压阶态之修理脉波; 在维持字线电压步骤,提供修理脉波到所述之浮动 闸极记忆体细胞之被选择资料区块的复数资料区 块上,而此修理脉波与未被选择资料区块的复数资 料区块无关。24.如申请专利范围第23项所述之具 有软式写入演算记忆体阵列之浮动闸极记忆体积 体电路,该修理脉波修理溢位删除细胞,使得该电 路在缺乏提供修理辨识运作时,仍然被执行软式写 入。25.如申请专利范围第23项所述之具有软式写 入演算记忆体阵列之浮动闸极记忆体积体电路,该 字线电压大约在接地以上到0.5伏特左右。26.如申 请专利范围第23项所述之具有软式写入演算记忆 体阵列之浮动闸极记忆体积体电路,该字线电压阶 态分为两阶段,第一阶段为较低电压,第二阶段为 较高电压。27.如申请专利范围第26项所述之具有 软式写入演算记忆体阵列之浮动闸极记忆体积体 电路,在第一阶段期间,该字线电压低于大约0.2伏 特左右。28.如申请专利范围第26项所述之具有软 式写入演算记忆体阵列之浮动闸极记忆体积体电 路,在第二阶段期间,该字线电压大约为0.3伏特到0. 5伏特左右。29.一种具有软式写入演算法则之浮动 闸极记忆体积体电路,包括: 一记忆体阵列,该记忆体阵列包括一具有写入和删 除功用之浮动闸极记忆体细胞,该所述的每一细胞 ,有一汲极、一源极和一控制闸极,该细胞之控制 闸极与能保持字线电压之字线连结; 一控制电路,用以删除记忆体阵列内之浮动闸极记 忆体细胞,并产生一溢位删除细胞;经由浮动闸极 记忆体细胞之源极和汲极,该控制电路产生一修理 脉波,并提供到字线上,字线电压分为两阶段,第一 阶段之字线电压是处在第一较低阶态,第二阶段之 字线电压是处在第二较高阶态。30.如申请专利范 围第29项所述之具有软式写入演算法则之浮动闸 极记忆体积体电路,该第一阶段之修理脉波约为100 毫秒,该第二阶段之修理脉波约为100毫秒。31.如申 请专利范围第29项所述之具有软式写入演算法则 之浮动闸极记忆体积体电路,当修理脉波提供到删 除细胞时,该控制电压使字线维持在大约接地以上 到0.5伏特左右。32.如申请专利范围第29项所述之 具有软式写入演算法则之浮动闸极记忆体积体电 路,在第一阶段期间,该字线电压低于大约0.2伏特 左右。33.如申请专利范围第29项所述之具有软式 写入演算法则之浮动闸极记忆体积体电路,在第二 阶段期间,该字线电压大约为0.3伏特到0.5伏特左右 。34.一种具有软式写入演算法则之浮动闸极记忆 体积体电路,包括: 一排列在复数列与栏内之一浮动闸极记忆体细胞 阵列,该复数列与栏包括一复数磁区;每一磁区包 括: 一与磁区内之细胞栏的汲极端耦合的复数汲极线; 一与磁区内之细胞栏的源极端耦合的复数源极线; 一与磁区内之细胞列的控制闸极端耦合的复数字 线; 一复数磁区标号,以输入信号指示删除磁区阵列; 一控制电路,该控制电路与复数磁区标号和复数磁 区内的复数汲极线、复数源极线和复数字线耦合, 经由复数磁区标号设定在选择磁区,包括电压供应 电路,供应一连续电压到选择磁区内来降低细胞之 临界电压,造成一些具有较低临界电压之磁区细胞 ,其电压比选择限制之临界电压还低,此时可设定 复数字线上之电压,并经由复数源极线和复数汲极 线,然后由复数磁区标号指示,提供一修理脉波到 选择磁区。35.如申请专利范围第34项所述之具有 软式写入演算法则之浮动闸极记忆体积体电路,该 控制电路包括:在修理脉波期间,该复数字线接地 。36.如申请专利范围第34项所述之具有软式写入 演算法则之浮动闸极记忆体积体电路,该控制电路 包括:在修理脉波期间,该复数字线阶态是高于接 地但约低于1伏特。37.如申请专利范围第34项所述 之具有软式写入演算法则之浮动闸极记忆体积体 电路,该控制电路包括:在修理脉波期间,该复数字 线阶态是高于接地但约低于0.5伏特。38.如申请专 利范围第34项所述之具有软式写入演算法则之浮 动闸极记忆体积体电路,该控制电路包括:在第一 修理脉波时间期间,该电路驱动复数字线到第一阶 态,和在第二修理脉波时间期间,该电路驱动复数 字线到比第一阶态高阶之第二阶态。39.如申请专 利范围第34项所述之具有软式写入演算法则之浮 动闸极记忆体积体电路,其中修理时间至少约200毫 秒。40.如申请专利范围第38项所述之具有软式写 入演算法则之浮动闸极记忆体积体电路,其中修理 时间至少约200毫秒。41.如申请专利范围第34项所 述之具有软式写入演算法则之浮动闸极记忆体积 体电路,经由驱动复数汲极线到正电压和驱动复数 源极线到接地,该电路提供一修理脉波。42.如申请 专利范围第34项所述之具有软式写入演算法则之 浮动闸极记忆体积体电路,经由驱动复数源极线到 正电压和驱动复数汲极线到接地,该电路提供一修 理脉波。43.如申请专利范围第34项所述之具有软 式写入演算法则之浮动闸极记忆体积体电路,包括 至少其中之一在复数磁区的复数汲极线和复数源 极线上之电流限制电路。44.如申请专利范围第34 项所述之具有软式写入演算法则之浮动闸极记忆 体积体电路,该阵列包括一复数全域位元线,和磁 区汲极选择电晶体,并与一组在阵列磁区的复数汲 极线内具相关汲极线之复数位元线之位元线耦合, 且经由选择电晶体磁区汲极,该电路提供一修理脉 波到选择磁区内的复数汲极线,回应复数磁区标号 。45.如申请专利范围第44项所述之具有软式写入 演算法则之浮动闸极记忆体积体电路,该阵列包括 一源极供应线,且该选择电晶体磁区源极并与一组 在阵列磁区的复数源极线之源极供应线耦合,且该 电路经由选择电晶体磁区源极,提供一修理脉波到 选择磁区内的复数源极线,回应复数磁区标号。图 式简单说明: 第一图系为本发明之积体电路概观方块图; 第二图系为揭露浮动闸极记忆体细胞装置内之位 址段结构电路图; 第三图系为本发明之流程图; 第四图系为本发明为说明最小可寻址区块删除和 修理程序之流程图; 第五图系为本发明说明字线驱动器具有有两阶态 软式写入之电路图; 第六图系为本发明说明两阶段软式写入程序之流 程图; 第七图系为本发明说明字线驱动器具有三阶态软 式写入之电路图; 第八图系为本发明说明图(7)中之电路字线驱动器 电路单元之电路图; 第九图系为本发明提供修理脉波之顶区块选择驱 动器设计图; 第十图系为本发明说明软式写入脉波的效应图。 |
