同步电路

摘要

一包含有多个锁存器的同步电路，由中间设有一静态贯通式锁存电路的一第一动态贯通式锁存电路和一第二动态贯通式锁存电路组成，这些电路相串联连接。在连接到时钟输入电路的脉冲发生电路所产生的时钟信号的上升沿时刻对数据进行采样，而在其下降沿时刻输出数据。依靠将脉冲发生电路所产生的时钟脉冲宽度设定得大于时钟时滞，就可能防止因时钟分布的定时偏移产生的时钟时滞所引起的ＬＳＩ的误动作。

主权项

1.一种具有数据输入端和数据输出端并与时钟信号同步工作的同步电路，其特征在于包括：一锁存电路，用于在一时钟信号由一第一电平改变为一第二电平的时刻从所述数据输入端接收输入数据，而在时钟信号由该第二电平改变为该第一电平的时刻经所述数据输出端输出数据；其中所述锁存电路包括有一第一动态型锁存电路，一第二动态型锁存电路，和一静态型锁存电路，所述静态型锁存电路被安插在所述第一动态型锁存电路与所述第二动态型锁存电路之间，所述这些电路是串联连接的；其中所述第一动态型锁存电路的输入端耦合到所述数据输入端，而所述第二动态型锁存电路的输出端耦合到所述数据输出端；扫描装置，它包括一个与所述静态锁存电路一起并联在所述第一动态型锁存电路的输出端上的第三动态型锁存电路。