发明名称 | PLL频率合成器和使用该合成器的高速频率锁定法 | ||
摘要 | 一PLL频率合成器,包括:一A-D变换器,用于接收压控振荡器的频控电压,将其变换为数字信号并输出;一存储单元,存储数字信号的值;一D-A变换器,将该信号值变为模拟信号并输出;一个控制单元,控制频控电压到A-D变换器的输入,控制存储单元的信号值的读出和D-A变换器的模拟信号的输出;和一个环路滤波器。本发明还涉及应用合成器的高速频率锁定法。 | ||
申请公布号 | CN1049541C | 申请公布日期 | 2000.02.16 |
申请号 | CN94109157.0 | 申请日期 | 1994.07.11 |
申请人 | 日本电气株式会社 | 发明人 | 长仓富夫 |
分类号 | H03L7/16;H03L7/18 | 主分类号 | H03L7/16 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 马铁良;张志醒 |
主权项 | 1.一种PLL频率合成器,包括参考振荡器,分频器,相位比较器,供给泵,环路开关,环路滤波器,压控振荡器,其特征在于还包括:一个A-D变换器,用来接收来自频率稳定状态中的压控振荡器的频率控制电压,输出与频率控制电压相应的数字信号;一个用于存储数字信号的存储单元;一个D-A变换器,用于接收来自所述存储单元的数字信号,输出与数字信号相应模拟信号;和在所述频率合成器起动之前用于将模拟信号的输出电压加到所述环路滤波器上的装置。 | ||
地址 | 日本东京 |