发明名称 RESHUFFLED COMMUNICATIONS PROCESSES IN PIPELINED ASYNCHRONOUS CIRCUITS
摘要 An asynchronous processor (Fig. 1) that has reshuffled processes to implement precharge logic (Fig. 1A).
申请公布号 WO0005644(A1) 申请公布日期 2000.02.03
申请号 WO1999US16628 申请日期 1999.07.22
申请人 发明人 LINES, ANDREW, M.;MARTIN, ALAIN
分类号 G06F9/38;(IPC1-7):G06F5/00;G06F9/00;G06F13/00 主分类号 G06F9/38
代理机构 代理人
主权项
地址