发明名称 半导体器件中多层互连的形成方法
摘要 本发明形成半导体器件中多层互连的方法。在半导体衬底上形成氧化硅膜,并在膜上形成第1光刻胶膜图形。用第1光刻胶膜图形作掩模,此在含氟氧化硅膜内构成第1槽,并在槽内构成第1互连。在器件表面上形成的层间绝缘体中构成通孔。通孔内形成导电膜。形成第2光刻胶膜图形,用第2光刻胶膜图形作掩模,在层间绝缘体上选择淀积第2含氟氧化硅膜。此在第2含氟氧化硅膜中形成第2槽,并在第2槽内形成第2互连。
申请公布号 CN1049069C 申请公布日期 2000.02.02
申请号 CN95121000.9 申请日期 1995.11.22
申请人 日本电气株式会社 发明人 本间哲哉;关根诚
分类号 H01L21/768 主分类号 H01L21/768
代理机构 中国专利代理(香港)有限公司 代理人 萧掬昌;叶恺东
主权项 1.一种半导体器件中多层互连的形成方法,包括以下步骤:在半导体衬底上形成氧化硅膜;在第一氧化硅膜上形成第1光刻胶膜图形;使被光刻胶膜图形覆盖的氧化硅膜表面暴露于过饱和氢硅氟酸溶液中,用第1光刻胶膜图形作掩模,在氧化硅膜上选择淀积含氟氧化硅膜;除去第1光刻胶膜图形,在含氟氧化硅膜中形成第1槽;在第1槽内选择形成第1互连;在器件的整个表面上形成主要含氧化硅的层间绝缘体;层间绝缘体经干式刻蚀并随后光刻,形成层间绝缘体中的通孔;在通孔内选择构成导电膜;选择构成覆盖通孔内导电膜的第2光刻胶膜图形;使被第2光刻胶膜覆盖的器件的整个表面暴露于过饱和氢硅氟酸溶液中,用第2光刻胶膜图形作掩模,选择构成层间绝缘体上的第2含氟氧化硅膜;除去第2光刻胶膜图形,在第2含氟氧化硅膜中构成第2槽。
地址 日本东京都